Счетчик Советский патент 1986 года по МПК H03K23/40 

Изобретение относится к вычисли- ельной технике и автоматике, и может ыть использовано для счета импульов в двоичном и двоично-десятичном оде.

Цель изобретения - расширение ункциональных возможностей за счет беспечения режима двоично-десятичого счета.

На чертеже изображена функциональная схема счетчика.

Счетчик содержит в каждой группе I четыре разряда 2.1-2.4, каждый из которых содержит несимметричный Ттриггер, выполненный на двух коммутационных триггерах-элементах 3 и 4 и элементах 5 и 6 и одном триггере памяти - элементы 7 и 8 в базисе И-НЕ (,ИЛИ-НЕ), причем тактовые входы всех коммутационных триггеров соединены с Выходами 9 переноса предыдущих групп и с входом 10 счетчика, в каждой группе I с разрешающими входами коммутационных триггеров второго

2.2и третьего 2.3 разрядов соединен выход переноса первого разряда 2.1, с разрешающим входом первого коммутационного триггера третьего разряда

2.3соединен выход переноса второго разряда, с разрешающими входами перBoro коммутационного триггера четверТого разряда соединены выходы переноса первого и третьего разрядов, с дополнительными входами (входы элемента 3) первого коммутационного триггера четвертого разряда соединены единичный выход триггера памяти и нулевой выход первого коммутационного триггера первого разряда, выход переноса третьего разряда 2,3 и нулевой выход (.выход элемента 5) второго коммутационного триггера четвертого разряда 2.4, единичный выход (выход элемента 3)первого коммутационного триггера четвертого разряда 2.1, выход

9 переноса каждой группы 1 подключен к выходу Переноса (выход элемента 6) четвертого разряда 2.4 этой же группы. Кроме того, счетчик содержит управляющую шину 11, подключенную к первому входу элемента 12 И-НЕ (ИЛИ-НЕ) каждой группы, с вторым входом элемента 12 соединен единичный выход (выход элемента 1) триггера памятИ; четвертого разряда 2.4, выход элемента 12 соединен с дополнительными входами (входами элемента 6) вторых коммутационных триггеров второго 2.2 и

третьего 2.3 разрядов, а с дополнительным входом (вход элемента 3) первого коммутационного триггера третьего разряда 2,3 соединен выход переноса второго разряда 2.2.

Каждая группа счетчика работает следующим образом.

В исходном состоянии на выходах элементов 7 триггеров разрядов 2.12.4 будут О. Пусть на шину 11 управления подан потенциал, равный 1. Тогда на выходе элемента 12 сигнал равен 1. Изменение состояний триггеров памяти (элементов 7 и 8) группы происходит по импульсам I, подаваемым на вход О счетчика при условии, что сигналы с выходов 9 переноса предыду)цих групп равны 1. При выполнении этого условия с приходом

очередного тактового импульса срабатывает элемент. 4 И-НЕ первого разряда 2.1 и трипер памяти (элементы 7

и 8) этого разряда устанавливается, в It 1 ti

По ближайшей, паузе между тактовыми импульсами на выходе переноса (выход элемента 6) первого разряда 2,1 появляется . При следующем выполнении условия срабатывания для этой

группы происходит переключение триггеров памяти - элементы 7 и 8 разрядов 2., 2.2 и т.д.

8.М-й тактовый импульс (где М коэффициент пересчета предыдущих,.. .

групп) устанавливает триггер памятиэлементы 7 и 8 разряда 2.4 в состояние 1, а триггеры памяти разрядов 2.1-2.3 - в состояние О. На выходе элемента 12 появляется О, который

устанавливает 1 на выходах переноса разрядов 2.2 и 2 .. 3 .

9.М-й тактовьш импульс устанавливает триггер памяти - элементы 7 и 8 разряда 2.1 в состояние 1. По

ближайшей паузе между тактовыми имI ,.;....пульсами на входах элемента 3 разряда 2.4 будут одни 1, поэтому на его выходе появится О, который установит 1 на выходе переноса (выход .,

элемента б) четвертого разряда 2.4 (группы). Тогда 10 М-й тактовый импульс установит все триггеры памяти элементы 7 и 8 данной группы в состояние О, триггер памяти первого

разряда последующей группы - в состояние , а на выходе элемента 12 появится 1 и группа установится в исходное состояние. Формула изобретения Счетчик, содержащий в каждой группе четыре разряда, каждый из которых содержит несимметричный Т-триггер, выполненньш на двух комму тационных триггерах и одном триггере памяти в базисе И-НЕ (ИЛИ-НЕ), причем тактовые входы всех коммутационных триггеров соединены с входом счетчика и выходами переноса предыдущих групп, в каждой группе с разрешающими входами коммутационных триггеров второго и третьего разрядов соединен выход переноса первого разряда, с разрешающим входом первого коммутационного триггера третьего разряда соединен выход 1 переноса второго разряда, с разрейающими входами первого коммутационного триггера четвертого разряда соединены выходы переноса первого и третьего разрядов, с дополнительными входами первого коммутационного триггера четвертого разряда соединены единичный выход триггера памяти и нулевой выход первого коммутационного триггера первого разряда, выход пере14носа третьего разряда и нулевой въ1ход второго коммутационного триггера четвертого разряда, единичный выход первого коммутационного триггера четвертого разряда соединен с единичным входом триггера памяти первого разряда, выход переноса каждой группы подключен к выходу переноса четвертого разряда этой же группы, о тличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения режима двоично-десятичного счета, в каждую его группу введен логический элемент И-НЕ (ИЛИ-НЕ), с первым входом которого соединена управляющая шина, а с вторьм входом соединен единичный выход триггера памяти четвертого разряда, причем выход элемента И-НЕ (ИЛИ-НЕ) соединен с дополнительными входами вторых коммутационных триггеров второго и третьего разрядов, а с дополнительным входом первого коммутационного триггера третьего разряда соединен выход переноса второго разряда.