Статистический анализатор Советский патент 1986 года по МПК G06F17/18 

Изобретение относится к информационно-измерительной технике и может быть использовано для получения законов распределения измерительной .информации.

Цель изобретения - повьшение точности и расширение функциональны возможностей анализатора, за счет определения не только дифференциального, но и интегрального закона (функции) распределения.

На чертеже приведена структурная схема предлагаемого статистического анализатора„

Анализатор содержит аналого-цифровой преобразователь (АЦП) 1, блок 2 управления, распределитель 3 сигналов, оперативное запоминающее устройство (ОЗУ)4, счетчики 5 и 6, элементы НЕ 7-10 блока 2 управления элементы ИЛИ 11-16 блока 2 управле,ния, элементы И 17-24 блока 2 управления .

Так как на выходе АЦП 1 исследуемый процесс X(t) представлен в вйде ифровых кодов (метод дискретных выборок), то оценки законов распределения определяются в соответствии с выражениями;

интегральный закон (функция распределения)

(х, N, At) |,

дифференциальный закон (плотность, распределения)

1 Гх

п N

f (х, N, At, 4х)

где At - интервал дискретизации

x(t);

п - количество кодов, величина которых не меньше х для функции распределени или находится в интервале X + А X для плотности р аспр еделения;

дх - интервал между уровнями анализа (шаг квантования

АЦП);

N - общее число выборок, как при определении дифференциального, так и при определении интегрального закона распределения. Накопление информации в процессе анализа осуществляется первым счетчиком 5, а

ее хранение - в оперативном запоминающем устройстве 4. Накопление информации (формирование плотности или функции распределения) осуществляется при работе статистического анализатора в режиме ввода (логическая 1 или высокий потенциал на входе) Вв/Выв. Установка режима анализа (определение плотности или

функции распределения) осуществляется подачей соответственно логического О или 1J, т.е. низкого или высокого потенциала на второй вход задания режима И/Л. На вход ТИ постоянно поступают тактовые импульсы. Эти сигналы поступают непосредственно на входы блока 2 управления статистического aнaлизatopa. На входы этого блока также поступают сигналы

конца преобразования АЦП перенос: Р с выхода п разряда второго счетчика а и ад от распределителя 3 сигналов, Qj с выхода (п + 1)-го разряда второго счетчика 6.

Запуск анализатора осуществляется подачей импульса пуска как при определении дифференциального закона (на выходе И/Д - логический 0), так и интегрального закона (на входе

И/Л - логическая 1), Перед пуском на первый вход задания режима вход (Вв/Выв) подается логическая 1, т.е. устанавливается режим Ввода инфор.мации (накопления).

Следует отметить, что входы установки в нуль первого 5 и второго б счетчиков и распределителя 3 сигналов имеют приоритет перед другими входами соответствующих блоков. Информационным входом статистического анализатора является информационный вход АЦП 1, а выходом - выход ОЗУ 4.

Перед началом анализа осуществляется обнуление ОЗУ 4. После подачи импульса пуска второй счетчик 6 устанавливается в нуль, с выхода Q сигнал логического нуля через элемен НЕ 10 открывает элемент И ий- версные тактовые импульсы (ТИ) с выхода элемента НЕ 9 поступают через И 20 и ИЛИ 14 на суммирующий вход второго счетчика 6, а прямые ТИ через И 24 и ИЖ 16 на вход записи чтения ОЗУ 4. При этом производится запись логического Q во все ячейки ОЗУ 4 начиная с нулевой. Адресация ячеек ОЗУ 4 осуществляется при это с помощью второго счетчика 6, По окончании обнуления на выходе второ го счетчика 6 образуется импульс пе и устанавливается в 1 реноса Р разряд Q В дальнейшем работа анализатора происходит следующим образом. При определении дифференциального закона распределения (на входе И/Д логический 0) открываются элементы И 17 к 23. Импульс переноса Р,, через элемент ИЛИ 11, И 17 и ИЛИ 13 запускает А1Щ 1. По окончании преобразования, поступающего на вход АЦП 1 информационного сигнал в виде непрерывного случайного процесса x(t), на выходе АЦП 1 образуется импульс конца преобразования (КП), который записывает цифровой код x-(t) во второй счетчик 6. Этот код, поступая на адресные входы ОЗУ 4, подключает к выходу ОЗУ А соответствующую ячейку памяти. Одновременно сигнал КП через элементы И 23 и ИЛИ 15 запускает распределитель 3 сигналов, на тактирующий С-вход которого поступают тактовые импульсы ТИ. При этом на выходах а, а, а, а распределителя 3 сигналов последовательно возникают импульсы, по которым информация из соответствующей ячейки ОЗУ А записывается в первый счетчик 5 (а), к записанному в первый счетчик 5 числу прибавляется 1 (а) и увеличенное на единицу число записывается сигналом a.j через элемент ИЛИ 16 по тому же адресу. Сигнал ац восстанавливает распределитель 3 сигналов в исходное (нулевое) состояние и через элементы ИЛИ 11, И 17 и ИЛИ 13 вновь производит запуск АЦП 1. Затем описанный процесс повторяется до тех пор, пока на входе Вв/Выв находится потенциал (логическая 1). Прз пределении интегрального закон распределения (на входе И/Д - логическая 1) не только первьй запуск АЦП 1, а все последующие происходят под действием сигнала переноса Р, с выхода второго счетчика 6, а запуски распределителя 3 сигналов происходят под действием импульса конца преобразования (КП) с выхода А1Щ 1 и а с выхода распределителя 3 сигналов. Первый Р„ после обнуления ОЗУ А запускает А1Щ 1 по цепи: И 18 и ИЛИ 13. Код с выхода АЦП 1 посредством сигнала КП с выход АЦП 1 заносится во второй счетчик 6 тем же сигналом КП по цепи HJW 12, И 22, ИЛИ 15, запускается распределитель 3 сигналов. Под действием сигналов с выхода распределителя 3 сигналов а, а., а, происходит запись гшформации из соответствующей ячейки ОЗУ А, увеличение ее на единицу и запись по тому же адресу. По сигналу а распределителя 3 сигналов последНИИ устанавливается в исходное (нулевое) состояние и тот же импульс а через элементы И 19 и ИЛИ 1А увел:у- . чивает на единицу содержимое второго счетчика 6, т.е. инициирует следующий адрес ОЗУ А и через элементы ИЛИ 12, И. 22, ИЛИ 15 вновь запускает распределитель 3 сигналов. Эта процедура увеличения адресов ячеек ОЗУ А и их содержимого на единицу и последующей его записи по тем же адресам продолжается до тех пор, пока на выходе переноса Р, второго счетчика 6 не появится импульс, который вновь произведет запуск А1Щ 1 по цепи И 18, ИЛИ 13, и так далее, до тех пор пока на входе Вв/Выв находится высокий потенциал (логическая 1). Таким образом, при определении интегрального закона распределения для каждой выборки случайного процесса x(t) прибавление единицы происходит не только к числу, записанному по адресу, соответствующему коду выборки, но и к числам, записанным в ОЗУ А по всем адресам большим кода, получаемого на выходе АЦП 1. Окончание анализа и вывод информации о плотности или функции распределения производится следующим образом. На входе Вв/выв анализатора устанавливается низгкий потенциал (логической 0) и вновь подается импульс пуска анализатора. При этом устанавливается в нуль второй счетчик 6 и на выходе ОЗУ А появляется содержимое нулевой ячейки ОЗУ А. Следующий тактовый импульс ТИ, поступающий после снятия импульса Пуска через элементы И 21 и ИЛИ 1А, увеличивает на единицу содержимое второго счетчика 6, на адресные входы ОЗУ А поступает код адреса,равный единице, а на выходе ОЗУ 4 появляется содержимое первой ячейки ОЗУ,; Второй ГИ позволяет вьшести на выход анализатора содержимое второй ячейки ОЗУ А и так далее. Эта процедура продолжается до тех пор, пока на выходе Qri+t второго счетчика 6 не установится ло5, гическая 1. Таким образом, последова тельно выбираются все ячейки ОЗУ 4 и на выходе анализатора имеем ординаты дифференциального или интегрального закона распределения. Формула изобретения Статистический анализатор, содержащий аналого-цифровой преобразователь, информационный вход которого является информационным входом анализатора, блок управления, оперативное запоминающее устройство, m информационных выходов которого,где ( 1) - число ординат гистограммы являются информационньм вьгходом анализатора и соединены cm информацион ными входами первого счетчика, m информационньпс выходов которого соединены соответственно с m информационными входами оперативного запоминающего устройства, отличающийся тем, что, с целью повышения точности, он содержит распредели тель сигналов и второй счетчик, а блок управления содержит с первого по шестой элементы ИЛИ, с первого по четвертый элементы НЕ, с первого по восьмой элементы И, при этом п выходов второго счетчика соединены соответственно с п адресными входами оперативного запоминающего устройства, (где 2 число уровней анализа, а п информационных входов второго счетчика соединены соответственно с п информационными выходами аналого- цифрового преобразователя, выход конца преобразования которого соединен с входом записи второго счетчика и с 40 первыми входами второго элемента ИЛИ и седьмого элемента И блока, управления , выход переполнения п-го разряда второго счетчика соединен с первыми входами первого элемента ИЛИ и второго элемента И блока управления, выход (п+1)-го разряда второго счетчика соединен с входом четвертого элемента НЕ блока управления, первый выход распределителя сигналов соеди- 50

лен с входом записи первого счетчика, суммирующий вход которого соединен с вторым выходом распределителя сигналов, третий выход которого подключен к первому входу шестого элемента :ШШ блока управления, а четвертый

вторым входом шестого элементов И, выход четвертого элемента НЕ блока управления соединен с третьими входами четвертбго, пятого и восьмого,.элементов И, вход запуски аналого-цифрового преобразователя соединен с выходом третьего злемейта ИЛИ блока управления, входы которого соединены соответственно с выходами первого и 45

с выходом шестого элемента ИШ, второй вход которого соединен с выходом восьмого элемента И, а вход пуска анализатора соединен с входами установки в нуль первого и второго счетчиков и распределителя сигналов. 65 выход распределителя сигналов соединен с вторыми входами первого и второго элементов ИЛИ и первым входом третьего элемента И блока управления, вход тактовых импульсов анализатора соединен с входом третьего элемента НЕ, первыми входами пятого и восьмого элементов И блока управления и тактовым входом распределителя сигналов, первый вход задания режима анализатора соединен с входом второго элемента НЕ и первым входом первого, вторым входом второго, первым входом четвертого и вторьм входом восьмого элементов И блока управления , второй вход задания режима анализатора соединен с входом первого элемента НЕ, третьим входом второго, вторым входом третьего и первым входом шестого элементов И блока управления, выход первого элемента НЕ блока управления соединен с вторыми входами первого и седьмого элементов И блока управления, выходы второго и третьего элементов НЕ соединены соответственно с вторыми входами пятого и четвертого элементов И, выходы первого и второго элементов ИЛИ блока управления соединены соответстйенно с третьим входом первого и второго элементов И, суммирующий вход второго счетчика соединен с выходом четвертого элемента ИЛИ, входы которого соединены с выходами третьего, четвертого и пятого элементов И, вход запуска распределителя сигналов соединен с выходом пятого элемента ИЛИ, входы которого соединены с выходами шестого и седьмого элементов И, вход записи чтения оперативного запоминающего устройства соединен

J4 g|

Изобретение относится к области вычислительной и информационно-измерительной технике. Цель изобретения повьпиение точности. Для этого анализатор дополнительно содержит второй счетчик, распределитель сигналов и схему выполнения блока управления, характерную для данного технического решения. Принцип работы заключается в накоплении информации о случайном процессе в соответствии с алгоритмами получения плотности и функции распределения методом дискретных выборок. Статистический анализатор позволяет дополнительно измерить интегральный закон распределения и повысить точность анализа за счет i использования распределителя сигналов вместо аналогового блока вреСЛ С менной задержки прототипа. 1 ил. N о О) СЛ