Устройство для определения позиционных характеристик непозиционного кода Советский патент 1987 года по МПК H03H7/18 

1 12

Изобретение относится к вычислительной технике и может быть использовано в системах обработки и передачи информации, использующим модулярные коды.

Цель изобретения - расширение области применения за счет возможности вычисления ядра числа.

На фиг. 1 изображена структурная схема устройства для определения позиционной характеристики непозиционного кода , на фиг. 2 - схема блока синхрониза:ции} на фиг. 3 - схема блока умножения на константу и суммирования; на фиг, 4 - временная диаграмма формирования сигналов блоком синхронизации.

Устройство для определения позиционных характеристик непозиционного кода (фиг. 1) содержит сдвиговьй регистр 1, блоки 2 и 3 хранения констант, коммутатор 4, двоичный сумматор 5, сумматор 6 по модулю, блок 7 /умножения на константу и суммирова-, ния, блок 8 синхронизации, информационный вход 9 устройства, выходы 10 и 11, ранга и ядра устройства, такто- вьш вход 12 устройства, входы 13 и 14 пуска и сброса устройства, выходы ISIS блока 8 синхронизации. Блок 8 синхронизации (фиг. 2) содержит триггеры 20 - 22, распределитель 23 импуль

сов, счетчик 24 по модулю, дешифратор 25, элементы И 26-28, элементы 29-31 задержки.

Блок 7 умножения на константу и суммирования (фиг. 3) содержит умножители 32-34 на константу по модулю и сумматор 35 по модулю.

Б работе устройства для определения позиционных характеристик непозиционного кода используется следующее.

Любое натуральное число N пред- ставимо в системе оснований р, , р ,

35

40

R .

в; рп

т Г гт

Vp;r-.np.-;

получим, что

..

ПЧ.1

(7)

где

(|(1))(шоар,,,-); 0(Рп- ())(inodp,, ).

р остатками о, , oi., ,..., ,

Оно может быть переведено в позиционную систему счисления согласно следующему выражению

N - г, Р„,

Таким образом, подставив (7)в СЗ), 45 получим ранг числа 2у также вычислим ядро числа Rf.

Для уменьшения аппаратурных зат о г

, где К - та- 2м.

(1)

где г„ рат выбираем р, кое, что р„,. рп р,. 50 Это обеспечивает вычисление с помощью двоичного сумматора.

Блоки 2 и 3 хранения констант могут быть выполнены на ППЗУ или коммутаторах с жестко расположенными на ,П Р;- диапазон представле- 55 входах кодами констант. В блоках хра.

нения констант записаны коды совокупности констант//Ь; oi.; /J , и /Rg; ot; / соответственно адресами, к которым являются коды остатков ot; , и код норанг числаJ п

Р„

ния чисел J

тз . ™- Рп с:

О, -:: базисные числа, одР

нозначно соответствующие системе оснований; т. - решение сравнения

н1 (mod.p;).

Расширим систему оснований, добавив избыточное основание р„, , тогда

п, N modp +

li Р„

и обозначив / -

РП.

Hi Р РИ.

(2)

-/3; ,

получим

РП4

Р

- - k

|- п+ ,

4-//ft«,;;.,-...+/P.,.,.,.

РГPni.i pnfi

причем

(,о.,+ ...(.+0К(тпоар„„), (4) где б; и 0 - коэффициенты, определяемые системой оснований, N ядро числа, определяемое как

Ь4

Приняв €, t;2 .. . 0 иГц 1,

(6)

,OC, +...(.n(mod R),

где

.

рп

Р т Г гт

Vp;r-.np.-;

получим, что

..

ПЧ.1

(7)

где

40

(|(1))(шоар,,,-); 0(Рп- ())(inodp,, ).

Таким образом, подставив (7)в СЗ), 45 получим ранг числа 2у также вычислим ядро числа Rf.

Для уменьшения аппаратурных зат о г

, где К -

р,. т вычисление о сумматора.

312839484

мера остатка i. Для случая Р, 3, Р Блок 3 хранения констант имеет 5, блок 2 хранения констант имеет кодировку, представленную в табл. 1.

кодировку, представленную в табл.

Двоичный сумматор 5 и сумматор 6 по модулю Rj3 выполнены накапливаю- 15 щими с возможностью обнуления.

Блок 7 преобразует коды остатка и ядра R в код величины Примечание. Означает, что со- г р, согласно (7) и мо- держимое ячейки мо- жет быть вьтолнен в частном случае жет быть произволь- 20 на ППЗУ, имеющем следующую кодировку ным.для случая представленного в табл. 3.

помощью следующей табл. 4 истинности. элемент 29 задержки подключен к ну Блок 3 хранения констант имеет

кодировку, представленную в табл. 2.

Таблица 3

левому входу триггера 21, второй выход - через З Лемент 30 задержки подключен к нулевому входу триггера 22, и третий - нулевому входу триггера 20.

Устройство для определения позиционных характеристик непозиционного кода работает следующим образом. В исходном состоянии импульс по входу 14 сброса запишет коды остат- ков Qd, - uin сдвиговый регистр 1, обнулит сумматоры 5, и 6, счетчик 24, установит в исходное состояние распределитель импульсов 23 и триггеры 21 и 22. Первьй вход коммутатора 4 . ском - ;ут1фовап на его выход за счет подачи потенциала логической 1 с выхода тригге 5а 22 на управляю1ций вход Б результате чего ка первые ;входы блоков 2 и 3 хранения констант с выхода счетчикгг 24 поступает код нуля, а с выхода сдвигового регистра 1 - код младшего остатка об, .

Через время, равное длительности переходных )троцессов5 на выходах блоков 2 и 3 хране1- ия констант появляются коды величины /Я, odi/n и I о I

соответственно, поступающие на входы с;умматоров 5 и 6,

С npHxoAOrvi импульса Пуск по входу 13 пуска, устройства на выходе триггера 20 появится потенциал логической единкц): 5 который разрешит про хохздение тактовых .импульсов (ТИ) со входа 12 через элемент И 26. С приходом первого ТИ распределитель 23 импульсов генерирует первый 7-И первой фазы, который появится на втором выходе 16 и пятом выходе 19 блока 8 и защелкнет .коды величины в торах 5 и 6 соэтветственно„

С приходом следующего ТИ распределитель 23 имлульсов генерирует ТИ второй фазы, который по .явится на первом выходе . 7 блока 8 и сдвинет содерзкимое регмстра 1, т,е„ на его выходе появится код остат.ка, i , и изменит величину кода номера остат

ка 1.

старших выходных шинах

счетчика 24 бу7;ет код единицы, где К - число разря дов счетчика. Таким образом, чер ез время окончания переходных процессов на выходе блоков 3 и 2 хранения констант появятся коды величин//., Ыг р, и /RBj.o -i/R n соответственно. Второй ТИ первой фазы увеличит содеруяимое двоичного сум

5 0

5

0

5

0

5

0

5

маторов 5 и 6 на указанные величины кодов.

Далее процесс работы аналогичен описанному.

2 (п-1)-й ТИ-сдвинет содержимое регистра 1, в результате чего на его выходе появится код старшего остатка о{, 5 также изменит состояние счетчика 24, на его старших выходных шинах будет код номера старшего основания - п-1. На первом выходе дешифратора 25 появится положительный импульс, который через эле мент 29 задержки сбросит триггер 21 в нулевое состояние, в результате чего запреш;ен сдвиг содержимого регистра I. Задержка необходима для устранения возможности обрезания последнего тактового импульса, сдвигающего содержимое регистра 1. С приходом следующего ТИ распределитель 23 импульсов генерирует ТИ второй фазы, который изменит содержимое сумматоров 5 и 6 на величины

., ,,J соответст- венно. На выходе сзт-гматора 6, т.е.

на выходе 11 устройства, будет сфор- t

мирован код ядра числа. Кроме того, код числа 2-1 с выхода счетчика 24 вызывает появлеггие на втором выходе дешифратора 25 импульса, который через злемент 30 задержки установит триггер 22 в нулевое состояние, в результате чего запрещено прохоясде- иие ТИ первой фазы, изменяющих содержимое сумматора 6. Задержка необходима для устранения возможности обрезания последнего ТИ первой фазы, изменяющего содерлсимое сумматоров 5 и 6,

Нулевой потенциал с выхода триггера 22 подключен второй вход коммутатора 4 на его выход. Поскольку с момента установки триггеров 21 и 22 в нулевое состояние не произойдет изменения кодов . и на выходах сдвигового регистр а 1 и сумматора 6, то на выходе блока 7. через время окончания переходных процессов, появится код величины/|8.(х;„,/р который через коммутатор 4 поступает на вход двоичного су -гматора 5. Последний ТИ вызывает появление на первом выходе распределителя 23 импульсов ТИ первой фазы, который защелкнет указанньЕ ; код Б двоичном сумматоре 5, на его выходе установится код ранга числа. Кроме

того, последний ТИ вызывает появление на третьем выходе дешифратора 25 импульса, который установит триггер 20 в нулевое состояние, и закроет

элемент И 26, прекратив прохождение ТИ. На этом работа устройства заканчивается.

Формула изобретения

1. Устройство для определения позиционных характеристик непозицион- ного кода, содержащее двоичный сумматор, сумматор по модулю, два блока хранения констант, коммутатор, блок синхронизации и сдвиговый регистр, причем информационный вход устройства соединен с информационным входом сдвигового регистра,вход размещения приема которого соединен с входами обнуления двоичного сумматора и сумматора по модулю и с входом сброса устройства, тактовый вход входы пуска и сброса которого соединены соответственно с входами блока синхронизации, первый выход которого соединен с старшими разрядами адресного входа первого и второго блоков хранения констант, младшие разряды адресного входа которых соединены с выходом сдвигового регистра, выход первого блока хранения констант соединен с первым информационным входом коммутатора, выход которого соединен с информационным входом двоичного сумматора, выход которого является выходом ранга устройства, второй, третий, четвертый и пятый выхода блока синхронизации соединены соответст5

1283948. ,

венно с тактовыми входами двоичного сумматора и сдвигового регистра, управляющим входом коммутатора и с тактовым входом сумматора по модулю,

отличающееся тем, что, с целью расширения области применения за счет возможности вычисления ядра числа, оно содержит блок умножения на константу и суммирования, причем выход второго блока хранения констант соединен с информационным входом сумматора по модулю, выход которого является выходом ядра устройства, выходы сдвигового регистра и сумматора по модулю соединены соответственно с первым вторым входами блока умножения на константу и суммирования, выход которого соединен с вторым информационным входом коммутатора.

2. Устройство по п. 1, отличающееся тем, что блок умножения на константу и суммирования , содержит три умножителя на константу по модулю и сумматор по модулю, причем первый и второй входы и выход блока умножения на константу и суммирования соединены соответственно с входами первого и второго умножителей на константу по модулю и с выходом третьего умножителя на константу по модулю, выходы первого и второго умножителей на константу по модулю соединены соответственно с входами первого и второго слагаемого сумматора по модулю, выход которого соединен с входом третьего умножителя на константу по модулю.

.

in It3 Irv

w

ScmiHoSxo

Ж

Пуск

Щ I

Л

TH

J2

П П П П

П П ПП-у- П

- П П П П--- П П L

ФигА ВНИИПИ Заказ 7458/57 Тираж 899 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

Фиг.З

Устройство,; для определения позиционных характеристик непозици- рнного кода относится к области вычислительной техники и может быть использовано в системах обработки и передачи информации, использующих модулярные коды. Целью изобретения является расширение области применения за счет возможности вычисления ядра числа. Поставленная цель достигается тем, что устройство, содержащее двоичный сумматор, сумматор по модулю, два блока хранения констант, коммутатор, блок синхронизации и сдвиговой регистр, содержит блок умножения на константу и суммирования а также за счет соответствующих связей между имеющимися и введенными блоками. Техническое преимущество заявляемого изобретения заключается в обеспечении возможности определения наряду с рангом числа еще одной позиционной характеристики - ядра числа. 1 з.п. ф-лы, 4 ил. 4 табл. (Л