Устройство для блокировки и перезапуска ЭВМ при сбоях питания Советский патент 1987 года по МПК G06F11/22 

Изобретение относится к вычислительной технике, может быть использовано в цифровых вычислительных комплексах повышенной надежности и предназначено для защиты информации,хранящейся в оперативной памяти ЭВМ,при включении и выключении питающего напряжения.

Целью изобретения является сокращение аппаратурных затрат.

На чертеже представлена функциональная схема устройства.

Устройство содержит первый 1 и второй 2 формирователи импульсов, первый 3 и второй 4 элементы задержки, основной 5 и резервный 6 источники питания, первый 7 и второй 8 усилители, переключатель 9, триггер

10и элемент ИЛИ 11. Формирователи 1 и 2 импульсов выполняют однополупериодное выпрямление входного синусоидального сигнала, а также усиление его и формирование его прямоугольного импульса.

Устройство работает следующим образом.

При нормальном сетевом питающем напряжении на входы формирователей 1 и 2 поступает переменное напряжение малой амплитуды (снимаемое.например, с вторичной обмотки силового трансформатора). В этом режиме на выходах формирователей 1 и 2 формируются инверсные прямоугольные им- , длительностью равные полупериоду питающего синусоидального напряжения. На выходе элемента ИЛИ

11- постоянный сигнал, который чере элемент 4 задержки устанавливает триггер 10 и через усилитель 8 формирует сигнал, разрешающий работу блоков ЭВМ

Сигнал с выхода триггера 10 поступает на вход усилителя 7, на выходе которого также формируется единичный потенциал. Отсутствие нулевых потенциалов на выходах усилителей 7 и 8 сигнализирует ЭВМ о нормальном напряжении сети.

При пропадании сетевого напряжени за счет инерционности блока основного источника 5 на его выходах еще некоторое время поддерживается стабилизированное напряжение. В этот период на выходах формирователей 1 и 2 устанавливается нулевой потенциал. Элемент 4 задержки с определенным запаздыванием формирует нулевой.сигнал на

5

0

5

0

выходе усилителя 8. Появление на выходе усилителя 8 нулевого потенциала вызывает прерывание работы ЭВМ по основной программе.

.Через время, определяемое элементом 3 задержки, сигнал с выхода элемента 4 задержки сбрасывает триггер 10. На выходе усилителя 7 формируется низкий потенциал, который вызывает общий сброс всех функциональных бло- кой ЭВМ, а также запрет работы блока памяти ЭВМ. Благодаря этому содержимое указанного блока памяти не подвержено искажениям, которые могли быть обусловлены появлением в магистрали случайных сигналов после снижения напряжения питания на выходах основного источника 5 питания за допустимые пределы.

Через некоторое время после включения питающего напряжения на выходе элемента 4 задержки устанавливается единичный сигнал, соответствующий нормальному напряжению сети. Триггер 10 перебрасывается сигналом, поступающим с элемента 4 задержки. На выходах усилителей 7 и 8 устанавливаются также единичные сигналы, разблокируя работу блоков ЭВМ.

Формула изобретения

Устройство дпя блокировки и перезапуска ЭВМ при сбоях питания,.со35 держащее первый формирователь импульса, два усилителя, выходы которых яв (дяются выходами устройства для подключения входа запрета обращения к памяти и входа прерывания ЭВМ соот40 ветственно, триггер, выходом подклю ченный к входу первого усилителя, и переключатель, первый вход которого соединен с выходом резервного источника питания, второй вход - с выхо45 дом основного источника питания и входом питания первого формирователя импульсов, выход переключателя является выходом устройства для подключения входа питания ЭВМ и соедй50 нен с входом питания триггера, о тлич ающееся

тем, что,

целью сокращения аппаратурных затрат устройства, в него введены второй формирователь импульса, элемент ИЛИ 55 и два элемента задержки, причем вход сброса триггера через первый элемент задержки соединен с выходом второго элемента задержки, входом второго усилителя и установочным входом триг3

гера, входы первого и второго формирователей импульса образуют вход устройства для подключения выхода контролируемого напряжения источника питания, а выходы соединены соответственно с первым и вторым входами эле- мента ИЛИ, вь;ходом подключенного к

входу второго элемента задержки, входы питания первого и второго усилителей, второго формирователя импульса, элемента ИЛИ и первого и второго

элементов задержки соединены с зыходом основного источника питания.

Изобретение относится к цифровой вычислительной технике и может быть использовано в цифровых вычислительных комплексах повьппенной надежности. Целью изобретения является сокращение аппаратурных затрат. Цель достигается тем, что в устройство, содержащее первый формирователь импульса, два усилителя, триггер, коммутатор, основной и резервный источники питания, введены второй формирователь импульса, два элемента задержки и элемент ИЖ. 1 ил.