Устройство для сравнения чисел Советский патент 1987 года по МПК G06F7/02 

Изобретение относится к автоматике и вычислительной технике и предназначено для выбора большего или меньшего числа в зависимости от заданного режима работы.

Цель изобретения - повышение быс родействия и сокращение аппаратурных затрат с ростом количества сравниваемых чисел.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 - схема блока вьщеления максимального числа

Устройство содержит (фиг, 1) дешифраторы 1, 1 .(k - число сравнив емых чисел), элементы ИЛИ (т равно 2 { п - разрядность сравниваемых чисел), узел 3 анализа, шифратор 4, входы 5 и 6 и выходы 7.

Узел 3 анализа содержит входы 8 -8, группу элементов И 9, группу элементов ИЛИ 10, группу элементов ИЛИ 11, четыре блока выделения максимального числа 12,-12, элемент НЕ 13, группу элементов ИЛИ 1А, групу элементов ИЛИ 15, группу элементов И 16.

Блок 12 выделения максимального числа содержит входы 17, элементы ШШ-НЕ 18 - 18.,, элементы И , вход 20 и выходы 21.

Каждый из k дешифраторов 1 предназначен для преобразования соответствующего п-разрядного двоичного числя, поступающего йа его вход, в унитарный код и реализуется стандартным образом.

Каждый из m элементов ИЛИ 2 имеет k входов (объединяет одноименные выходы всех дешифраторов 1) и служит для обнаружения наличия единиц в одноименном разряде унитарных кодов сравниваемых чисел.

Узел 3 анализа в зависимости от заданного режима работы - выбор большего или меньшего числа - осуществляет поиск первой единицы соответственно слева или справа в информационном слове, сформированном на выходах элементов ИЛИ 2.

Каждый из блоков 12 -12 предназначен для формирования (при наличии единичного сигнала на управляющем входе 20) единичного сигнала на одном из своих выходов, одноименном самому левому входу (входу с большим номером), на который подан единичный сигнал.

9.37262

Шифратор 4 служит для преобразования унитарного кода, соответст вующего выбранному двоичному числу, в двоичный код и выдачи его на 5 выходы 7 устройства. Шифратор 4 реализован стандартным образом.

Устройство работает следующим образом.

В зависимости от необходимого О режима работы - выбор большего или меньшего числа - на управляющий вход 6 устройства подается соответственно единичный или нулевой сигнал. 15

Пусть необходимо выбрать большее число. Тогда единичный сигнал, поданный на управляющий вход 6 устройства, поступает на управляющие вхо20 ды блоков 12:, и 12j выделения максимального числа, разрешая их работу. Блоки 12 и 12 при этом оказываются запертыми нулевым сигналом, поступающим на их управляющие входы

25 с выхода элемента НЕ 13.

Сравнивае( п-разрядные двоичные числа поступают по информационным входам 5ц, устройства на соответствующие дешифраторы Де пре30 образуются в унитарные коды. Сигналы одноименных разрядов всех унитарных кодов через одноименные элементы ИЛИ 2 нроходят на одноименные входы 8 узла 3-анализа, При этом

JJJ большему числу соответствует единица в разряде с большим номером. Элементы ИШ 10 определяют, в клких подгруппах входов 8 имеются единичные сигналы, и подают соответствуюQ щие сигналы на входы блока вьщеления максимального числа 12, который формирует единичный сигнал на одном из своих выходов, одноименном самому левому входу (входу с боль5 шим номером), на который подан единичный сигнал. Сформированный таким образом единичный сигнал проходит через одноименный элемент ИЛИ 15,, отпирает все элементы И 9 и 16 и сиг-0 налы с одноименной подгруппы входов 8 поступают через открытые элементы И 9 и элементы ИЛИ 11 на входы блока 12 выделения максимального числа, который формирует единичный 5 сигнал на одном из своих выходов, одноименном самому левому входу (входу с большим номером), на который подан единичный сигнал, Сформированный единичный сигнал с выхода блока

3

12 j через одноименный элемент ИЛИ 14 и соответствующий открытый элемент И 16 проходит на соответствующий вход шифратора 4, который преобразует унитарный код, соответствующий выбранному двоичному числу, в, двоичный код и выдает его на выходы 7 устройства.

При выборе меньшего числа на вход 6 устройства подается нулевой сигнал, который запирает блоки 12 и 12 J и .через элемент НЕ 13 разрешает работу блоков 12 , и 12 . Устройство при этом работает аналогично, с той лишь разницей, что благодаря обратному порядку подключения входов и выходов блоков 12 J и 12 по сравнению с блоками 12 и 12 на выходе блока 12 формируется единичный сигнал, соответствующий самой младшей подгруппе входов 8, содержащей единичные сигналы, а на выходе узла 12 выделяется самый младший единичный сигнал внутри выбранной младшей подгруппы.

Рассмотрим работу блоков выделения максимального числа 12,- 12. При отсутствии единичных сигналов на входах 17,-17у блока выделения максимального числа либо при нулевом сигнале на его управляющем входе 20 все элементы И 19 оказываются запертыми и на выходах 21 блока формируются нулевые сигналы. При поступлении на входы блока единичных сигналов и наличии единичного сигнала на его управляющем входе 20 единичный сигнал формируется только на одном из выходов блока, одноименном самому левому входу (входу с большим номером), на который подан единичный сигнал, так как этот сигнал через соответствующие элементы ИЛИ-НЕ 18 запирает все элементы И 19, соответствующие младшим входам (входам с меньшими номерами).

Формула изобретения

Устройство для сравнения чисел, содержащее k дешифраторов (k - количество сравниваемых п-разрядных чисел), m элементов ИЛИ ( ), шифратор и узел анализа, узел анализа содержит первую и вторую груп-- пы элементов И по m элементов И в каждой, первую группу элементов ИЛИ, содержащую m/VS элементов, элемент НЕ, причем входы сравниваемых чисел

10

93726

устройства соединены с входами соответствующих дешифраторов, каждый i-й выход j-ro дешифратора (i . 1,2,...,m; j 1,2,...,k) соеди- 5 нен с j-M входом i-ro элемента ИЛИ, выход которого соединен с первым входом i-ro элемента И первой группы узла анализа, второй вход i-ro элемента И первой группы соединен с выходом соответствующего элемента ИЛИ первой группы узла анализа, каждый 1,-й выход узла аналкза соединен с i-M входом шифратора, выходы.которого является выходами уст- is роиства, отличающееся

тем, что, с целью повьш1ения быстродействия и сокращения аппаратурных затрат f ростом количества сравниваемых чисел, в узел анализа введены

вторая и третья группа элементов ИЖ по S элементов ИЛИ в каждой (s - ближайшее целое, большее или равное Vm), четвертая группа элементов ИЛИ, содержащая г элементов ИЛИ (г - бли жайшее целое, большее или равно m/s), четыре блока вьделения максимального числа, первый и второй блоки выделения максимального числа содержат (r-l) элементов ИЛИ-НЕ и г элемен30 тов И, третий и четвертый блоки вы- . деления максимального числа содержат (s-1) элементов ИЛИ-НЕ и s эле- ментов И, причем первая и вторая группы элементов И разбиты на г под35 групп двухвходовых элементов И в каждой, в (г-1) подгруппах элементов И первой и второй групп содержится s элементовJ а в г-й подгруппе И первой и второй группы содер40 жится (m-rs+s) элементов И, первый вход элемента И 1-й подгруппы первой группы (1 1,2,.,,,г) объединены с . первым входом 1-го элемента ИЛИ четвертой группы, выход которого соеди45 нен с первыми входами 1-го и (г-1+ +1)-го элементов И соответственно первой и второго блоков выделения максимального числа,, выход 1-го эле- ;мента И первого блока выделения мак„ симального числа соединен с первым входом 1-го элемента ИЛИ первой группы, второй вход которого соединен с выходом (г-1+1)-го элемента И второго блока выделения максимально- го числа, вькод 1-го элемента ИЛИ первой группы соединен с первыми входами всех элементов И 1-й подгруппы второй группы, выходы р-х элементов И всех подгрупп первой

группы (,2,...,s) соединены с соответствующими входами q-ro элемента ИЛИ второй группы, выход р-го элемента ИЛИ второй группы элементов ИЛИ соединен с первым входом р-го элемента,И третьего блока вьщеления максимального числа и первым входом (s-p+1)-ro элемента И четвертого блока максимального числа, выход р- го элемента И третьего блока выделения максимального числа соединен с первым входом р-го элемента ИЛИ третьей группы, второй вход которого соединен с выходом (этр+О-гб элемента И четвертого блока выделения максимального числа, выход р-го элемента ИЛИ третьей группы соединен со вторым входом р-х элементов И всех подгрупп второй группы, выходы которых являются выходами узла анал1 за, управляющий вход узла анализа соединен с вторыми входами всех элементов И первого и второго блоков выделения максимального числа, выход элементов НЕ узла анализа соединен со

вторыми вхолами всех элементен И второго и четвертого блоков выделения максимального числа, в каждом блоке вьщеления максимального числа первьй вход t-ro элемента И (,3,.,.,w;

v+1 w - целая часть числа -г--; для

первого и второго блоков вьщеления максимального числа и для третьего и четвертого блоков вьщеления мак- йимального числа), соединен с входом (t-l)-ro и предыдущих элементов ИЛИ- НЕ блока вьщеления максимального числа до первого включительно, первый вход t-ro элемента И при t w + 1,

w+2,

V, соединен с (v-t-t-l)-M входом (t-l)-ro и предьщущих элементов ИЛИ-НЕ до w-ro включительно, выходы элементов ИЛИ-НЕ соединены с третьи20 ми Входами одноименных элементов И, выход w-ro элемента ИЛИ-НЕ блока выделения максимального чисЛа соединен с четвертым входом (w- l)-ro и предыдущих элементов И блока вьщеления мак25 симального числа до первого включительно,

ф

1к

...

(;

ф

I

Изобретение относится к области автоматики и вычислительной техники и предназначено для выбора большего или меньшего числа в зависимости от заданного режима работы. Целью изобретения является повьшение быстродействия и сокращение аппаратурных затрат с ростом количества сравниваемых чисел. Устройство содержит дешифраторы, элементы ИЛИ, узел анализа и шифратор. Узел анализа содержит группы элементов И,ИЛИ, блоки вьщеления максимального числа, которые вклйчают элементы КЛИ-НЕ, элементы И. Сущность изобретения заклтэ- чается в оптимальном построении узла анализа, при котором наряду с сокращением количества оборудования в зависимости от режима работы - выбор большего (меньшего) числа - быстро обнаруживается сначала подгруппа входов узла анализа, содержацая самую левую (правую) единицу, а затем - левая (правая) единица внутри обнаруженной подгруппы, что позволяет существенно повысить быстродействие устройства для сравнения чисел. 2 ил. (Л С

...1...

I 2т

V w Л1/

ff5-3 f I

8te-««/

Snt

3 I

/ N

f

Brs-s H

8s

8/

v

r

.жЖ Ж

f

Ж

it

% f

I..

Ю

I

X Ф

с

4

3uk

t -

12,

L

73

iii

,4fv

;

75

t

f5

lr &

лк,

sl/

/a

Г