Преобразователь сдвига фазы в код Советский патент 1987 года по МПК G01R25/00 

113

Изобретение относится к приборостроению и может быть использовано в преобразователях аналог- фаза-код для связи аналоговых источников информации с цифровым вычислительнь М устройством .

Целью изобретения является повышение точности преобразования.

На чертеже представлена функциональная схема предлагаемого устройства.

Преобразователь сдвига фазы S код содержит первый и второй фазосдвига- ющие элементы 1 и 2, перйьй и второй делители 3 и 4 напряженияj первый и второй суммирующие усилители 5 и 6, первый и второй блоки 7 и 8 сравнения, в состав которых входят фазовый детектор 9 и преобразователь 10 напряжения в частоту импульсов, первьй, второй, третий и четвертый реверсив- ныв счетчики 11, 12, 13 и 14, блок 15 элементов И, вычитатель 16 и генератор 17 импульсов.

Первый вход 18 устройства непосредственно соединен с вторым входом первого суммирующего усилителя 5, а через первый фазосдвигающий элемент 1 и первьй делитель 3 напряжения - с первым входом первого суммирующего усилителя 5,

Второй вход 19 устройства непосредственно соединен с вторым входом второго суммирующего усилителя 6, а через второй фазосдвигающий элемент 2 и- второй делитель 4 напряжения - с первым входом второго суммирующего ус.илителя 6,

Первая группа выходов 20 устройства является группой выходов блока 15 элементов И, а вторая группа выходов 21 устройства. - группой выходо вычитателя 16,

Выходы первого и второго суммирующих усилителей 5 и. 6 соединены соответственно с вторыми входами первого и второго блоков 7 и8 сравнения, первые входы которых соединены соответственно с выходами старших разрядов третьего ичетвертого реверсивных счетчиков 13 и 14,

В состав первого и второго блоков 7 и 8 сравнения входят последовательно соедйненньш между собой фазовый детектор 9 и преобразователь 10 напряжения в частоту импульсов. Первый и второй входы фазового детектора 9 являются соответственно первым и вто0

5

2782

рым входами блока сравнения, а первьй и второй выходы преобразователя

10напряжения в частоту импульсов -. первым и вторым выходами блока сравнения.

Первый и второй выходы первого и второго блоков 7 и 8 сравнения соединены соответственно с входами сложения и вычитани:я первого и второго

О реверсивных счетчиков 11 и 12, при этом выходы последних подключены соответственно к первому входу сложения и входу вычитания третьего и четвертого реверсивных счетчиков 13

5 и .14,

Выход генератора 17 импульсов соединен с вторыми входами сложения третьего и четвертого реверсивных, счетчиком 13 и 14, Выход старшего разряда четвертого реверсивного счетчика 14 соединен с управляющими входами блока 15 элементов И и вычитателя 16. Информационные выходы третьего реверсивного счетчика 13 соединены с информационными входами блока 15 элементов И, а информационные выходы первого реверсивного счетчика

11- с управляющими входами первого делителя 3 напряжения и первой группой входов вычитателя 16, вторая группа входов которого соединена с информационными выходами второго реверсивного счетчика J2 и управляющи- . ми входами второг.о делителя 4 напря5 жения,

Преобразователь сдвига фазы в код работает следующим образом.

Третий и четвертый реверсивные счетчики 13 и 14 работают в режиме деления частоты генератора 7 -1Мпуль сов, На их выходах . формируются сигналы такой же частоты, что и входные сигналы, поступающие на первый и второй входы 18 и 19 преобразователя. Сдвинутые по фазе на 90 первым и вторым фазосдвигающими элементами 1 и 2 входные сигналы преобразователя изменяются в первом и втором делителях 3 и 4 напряжения по амплитуде пропорционально коду первого и второго реверсивных счетчиков П и 12, В Первом и втором блоках 7 и 8 сравнения, в частности на фазовых детекторах 9, происходит сравнение по фа0

0

5

зе выходных сигналов с первого и второго суммирующих усилителей 5 и 6 с вькоднымн сигналами со старших разрядов третьего и четвертого реверсивных счетчиков 13 и 14, Напряжения рассогласования фаз преобразуются в соответствующих преобразователях 10 напряжения в частоту импульсов

В зависимости от знака рассогласо- вания фаз соответствующая частота поступит на первые или вторые выходы первого и второго блоков 7 8 сравнения. При этом содержимое первого и второго реверсивных счетчиков 11 и 12 изменяется регулируя коэффициент передачи первого и второго делит елей 3 и 4 напряжения так, чтобы уменьшилось рассогласование фаз на выходах фазовых детекторов 9 первого и второго блоков 7 и 8 сравнения.

При переполнении первого реверсивного счетчика 1 1. (второго реверсивного счетчика 12) изменяется на единицу содержимое третьего реверсивно- го счетчика 13 (четвертого реверсивного счетчика 14). При этом фаза выходного сигнала третьего реверсивного счетчика 13 (четвертого реверсивного счётчика 14| сдвигается на один дискрет и сторону уменьшения рассогласования фаз, а фаза выходного сигнала первого суммируюй;его . усилителя 5 (второго суммирующего усилителя 6) восстанавливается. Таким образом Б каждом из каналов входных сигналов поступающих на устройство по входдм 18 и 9, производится компенсация ра.ссол ласования фаз между входным сигналом и соответствующим ему кодовым эквивалентом, Старшие разряды кодового эквивалента заносятся в третий реверсивный счетчик 13 (четвертый реверсивный счетчик 14 , а младшие разряды - в первый реверсивный счет- чик 11 (второй реверсивный счетчик 12),

Выходной код преобразователя сдвига фазы, в кодр равный разности выход

ных кодов третьего реверсивного счетчика 13 (первого реверсивного счет - чика 11) и четвертого реверсивного счетчика 14 (второго реверсивного счетчика 12), формируется по импульсу переполнения четвертого реверсивного счетчика 14 и соответствует коду третьего реверсивного счетчика 13 в этот момент времени и разности кодов первого и второго реверсивных счетчиков 11 и 12, причем старшие разряды выходного кода формируются на выходе- блока 5 элементов И (пер- ваг( группа выходов 20 устройства).

O 5

0 5 0 5 0

5

0

5

а младшие разряды выходного кода - на выходе вьиитателя 16 (вторая группа выходов 21 устройства).

Формула изобр1етения

Преобразователь сдвига фазы в код, содержащий первый и второй блоки сравнения, в состав каждого .из которых входит фазовый детектор, первый и второй входы которого являк)тся сот ответственно первым и вторьи входами блока сравнения, а выход соединен с входом преобразователя напряжения в частоту импульсов у первый и второй выходы которого являются соответственно первым и вторым вьпсодами блока сравнения, при этом первый и второй выходы первого и второго блоков сравнения соединены соответственно с вх о- дами сложения и вычитания первого и второго реверсивного счетчиков, выходы каждого из которых подключены к первому входу сложения и входу вычитания соответственно третьего и четвертого реверсивных счетчиков, причем выход старшего разряда третьего реверсивного счетчика соединен с первым входом первого блока сравнения, а информационные выходы - с информационными входами блока элементов И, выходы которого соединены с первой группой вьгаодов устройства, а управляющий вход соединен с первым входом второго блока сравнения и выходом старшего разряда четвертого реверсивного счетчика, второй вход сложения которого соединен с вторым . входом сложения третьего реверсивного счетчика и выходом генератора импульсов, о тличающийся тем, 4TOj с целью повьш1ения точности преобразования, в него введены два. фазосдвигающих элемента, два управляемых делителя напряжения, два суммирующих усилителя н вычитатель, группа выходов которого является второй группой выходов устройства, первая группа входов соединена с информационными выходами первого реверсивного счетчика и управляющими входами первого делителя напряжения,управляющий вход - с втравляющим входом блока элементов И, вторая группа входов - с информационными выходами второго реверсивного счетчика и управляющими входами второго делителя напряжения, причем выходы первого и второго фазо5131Д2786

сдвигающих элементов соединены соот-и второго суммирующих усилителей сое- ветственно с информационными входамидинены соответственно с вторыми вхо- первого и второго управляемых дели-дами первого и второг о блоков срав- телей напряжения, выходы которых со-нения, а вторые входы подключены соединены соответственно с первыми вхо- ответственно к входам первого и вто- дами первого и второго суммирующихрого фазосдвигающих элементов и к усилителей, при этом выходы первогопервым и вторым входам устройства.

Изобретение относится к области Приборостроения и может быть использовано в преобразователях аналог-фаза-код. Цель из обретения - повышение точности преобразования - достигается введением новых блоков и функциональных связей, позволяющих уменьшить дискретность преобразования. Преобразователь содержит фазосдвигающие элементы 1 и 2, делители напряжения 3 и 4, суммирующие усилители 5 и 6| блоки 7 и 8 сравнения, каждый из которых содержит фазовый детектор 9 и преобразователь 10 напряжения в частоту импульсов, реверсивные счетчики 11, 12, 13 и 14, блок 15 элементов И, вычитатель 16 и генератор 17 импульсов. Повьшение точности достигается введением двух фазосдвигающих элементов, двух делителей напряжения, двух суммирующих усилителей и вычи- тателя. 1 ил. (Л 18