Устройство для быстрого преобразования Фурье Советский патент 1987 года по МПК G06F17/14 

Изобретение относится к автоматике и вычислительной технике и может быть использовано, например, в аппаратуре спектрально-корреляционного анализа сигналов.

Цель изобретения - повышение быстродействия устройства.

На чертеже представлена структурная схема устройства для быстрого преобразования Фурье.

Устройство содержит первый блок 1 памяти, блок 2 постоянной памяти, арифметический блок 3, второй блок 4 памяти, первый блок 5 коммутации, блок 6 синхронизации, второй блок 7 коммутации, третий блок 8 коммутации, четвертый блок 9 коммутации, выходы блока синхронизации .

Устройство работает следующим образом.

Входная информация через блоки коммутации 7 и 8 записывается по мере поступления в первый блок 1 памяти. После окон- ч-ания записи устройство переходит в режим обработки информации по алгоритму БПФ. При этом блок 1 памяти переходит в режим считывания, а блок 4 памяти включается в режим записи. Считываемая информация из блока 1 памяти через блоки 9 и 5 коммутации поступает на второй вход арифметического блока 3, а на его первый вход поступают значения коэффициентов поворачивающих множителей из блока 2. В арифметическом блоке по каждому такту параллельно выполняется К базовых операций типа «бабочка по основанию Р с соответствующим умножением на поворачивающие множители, выбираемые из блока 2. Результаты операции «бабочка по каждому такту через блоки 7 и 8 коммутации записываются в блок 4 памяти. Согласно алгоритму БПФ необходимо выполнить logpN итераций, где N - количество обрабатываемых отсчетов. В устройстве каждая итерация выполняется за N/(PK) тактов.

После завершения первой итерации блок 1 памяти переходит из режима считывания в режим записи, а блок 4 памяти - из режима записи в режим считывания, так как информация, полученная в результате промежуточной итерации, является исходной для следующей итерации. Соответствующее изменение режима записи и считывания происходит после завершения каждой предыдущей итерации. Аналогично блок 9 коммутации подключает на свой выход только тот блок памяти, который работает в режиме считывания. Из блока 2 постоянной памяти на каждой новой итерации выбираются коэффициенты, соответствующие этой итерации. Устройство предназначено для

выполнения счета по графу БПФ с постоянной структурой без замещения, с нормальным порядком отсчетов на входе и четвер- тично инверсным на выходе. При этом порядок адресации блоков памяти, работающих в режиме записи и считывания, и порядок управления блоков коммутации 5 и 8 будут одинаковыми для каждой итерации. По окончании последней итерации результаты счета будут храниться в одном из блоков памяти, который работал на последней итерации в режиме записи.

Блоки 5 и 8 коммутации предназначены для циклического сдвига отсчетов, поступающих на свой субблок через соответствующее число тактов. Б блоке 8 коммутации циклический сдвиг происходит через каждые L тактов, где (4PK) - число рабочих тактов каждой итерации.

20

Формула изобретения

Устройство для быстрого преобразования Фурье, содержащее первый блок коммутации, выход которого подключен к входу операнда арифметического блока, вход коэф5 фициента которого подключен к выходу блока постоянной памяти, адресный вход которого подключен к первому выходу блока синхронизации, второй и третий выходы которого подключены соответственно к управляющему входу первого блока коммута0 ции и входу синхронизации арифметического блока, адресные входы первого и второго блоков памяти подключены соответственно к четвертому и пятому выходам блока синхронизации, вход синхронизации, вход запуска и вход обнуления которого являются

5 соответственно входом синхронизации, входом запуска и входом обнуления устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены второй, третий и четвертый блоки коммутации, причем выход результата арифметического блока является информационным выходом устройства и подключен к информационному входу второго блока коммутации, выход которого подключен к информационному входу третьего блока комму5 тации, выход которого подключен к информационным входам первого и второго блоков памяти, выходы которых подключены соответственно к первому и второму информационным входам четвертого блока коммутации, выход которого подключен к инфор0 мационному входу первого блока коммутации, шестой, седьмой и восьмой выходы блока синхронизации подключены к управляющим входам соответственно второго, третьего и четвертого блоков коммутации.

0

Выход

-о

тХт

ТИ

10

11

12

Пуск

05нуление

1

15

16

17

Изобретение относится к автоматике и вычислительной технике и может быть использовано, например, в аппаратуре спектрально-корреляционного анализа сигналов. Цель изобретения - повышение быстродействия. Поставленная цель достигается за счет того, что в состав устройства входят блок памяти 1, блок 2 постоянной памяти, арифметический блок 3, блок памяти 4, блок коммутации 5, блок синхронизации 6, блоки коммутации 7, 8, 9. 1 ил. в СО 4; со ел