Устройство для вычисления скользящего спектра Советский патент 1988 года по МПК G06F17/14 

оо

тельностью

Изобретение относится к вычислительной технике и предназначено для |вычисления скользящего спектра сигналов с произвольным коэффициентом об- 5 новлекия, а также для вычисления спектра сигналов в непрерывном и однократном режимах, и может быть использовано в анализаторах спектра, работающих в реальном масштабе време-Ю ни и применяемых при обработке сейсмических, медицинских и других сиг- 1нал.ов.

; Целью изобретения является упроще- |Ние устройства,15

На фиг. 1 изображена структурная схема устройства; на фиг. 2 - структурная схема блока синхронизации Устройство (фиг. 1) содержит информационный вход 1 устройства, ре- |7истр 2 (входных данных) S блок 3 па- Цяти, блок 4 дискретного преобразования Фурье (БПФ)5 коммутатор 5, выход 6 блока 7 синхронизации, блок 8 пос- Тоя нной памяти, тактовый вход 9 триг- ройства. hepa 10, элемент И-НЕ 11, элемент ИЛИ |12, выход 13 блока 7, триггер 14, ге- iiepaTop 15 тактовых импульсов-, эле- Йент. И-ИЛИ-НЕ. 16, выходы 17-20 блока

x(k)j . k Q, Q+1, .,.,N-1,Nj...,N+Q+1 и продолжается накопление исходных данных x(k), Если Q- - Р 05 то последовательность x(k) не изменяется и над ней повторно вьтолняется алгоритм БПФ и продолжается накопление исходных данных x(k).

Второй режим,

В устройстве вьшолняется накопле20

ние отсчетов Q , с параллельным выполнением алгоритма БПФ над последовательностью x(k)j , Последовательность исходных отсчетов x(k)} формируется из последних N отсчетов множества Q. В этом режиме допустимо неравенство Q . 7 N.

Третий р-ежим.

Устройство обрабатывает по алгоритму БПФ одиночную последовательность x(k) J k О,1,...,N-1, накопленную после поступления М отсчетов, начиная с момента запуска устМ принимает значения М (1,2 jN) , такой режим работы необходим при исследовании однократных и периодических процессов, когда известно начало процесса и требуется

7, элемент НЕ 21, входы 22-30 блокя 730 анализ определенного его участка.

В качестве примера конкретной реализации рассмотрим работу устройст35

40

синхронизации.

: Блок синхронизации (фиг, 2) содер- зКит счетчик 31, регистр 32, элемент ИЛИ 33., триггер 34, элемент ИЛИ 35 элемент И-НЕ 36, сумматор 37, узел . $8 постоянной памяти, коммутатор 39, гзел 40 регистров, триггер 41, выходы 42-52, элемент ИЛИ 53 и выход 54.

Устройство осуществляет обработку последовательностей х(к)} исходных данных в трех режимах.

.Первый режим.

Устройство вычисляет скользящий спектр сигнала с произвольным коэффи- Удиентом скольжения 1 Q/N (VNji) за счет смещения на Q отсчетов вперед временного окна (содержащего N отсчетов) и повторения вычислений, где Q - количество обновленных отсчетов в i-й последовательности ис ходных отсчетов x(k)} k 0,1,,,. N-1.. Устройство выполняет согласова- :яие случайного количества накоплен- ных отсчетов Q-за интервал времени Т обработки последовательности х(к)2 но алгоритму БПФ и требуемого числа обновляемых отсчетов Q, Если Q.-Q О, го последовательность х (k)J , k 0,1,...,N-1 заменяется по следо вава при выполнении алгоритма БПФ для N 1,6, г 4. В данном случае алгоритм имеет две итерации, каждая ите- paujiH имеет г 4 базовых операций, а каждая базовая операция представляет собой г 4-точечный алгоритм БПФ или ДПФ. Алгоритм БПФ вьшолняется в течение 54 четных тактов, каждая базовая операция требует восемь четных тактов.

Объем блока. 3 памяти в 3N слов, разбит на страницы по N слов в каж- 45 Дой, нулевая и первая страницы используются для записи исходных данных x(k) 5 вторая страгшца отведена для операндов aJ (k) алгоритма БПФ.

С выхода генератора 15 тактовых импульсов поступают синхросигналы, имеюпре вид меандра. Примем, что каждый нечетный такт предназначен для приема исходных данных, поступающих на вход устройства 1, каждый четньй такт выполняется микрокоманда алгоритма БПФ; в каждом такте в узле 40 регистров общего назначения выполняется считывание содержимого выбранного регистра и запись в него измененно

50

тельностью

x(k)j . k Q, Q+1, .,.,N-1,Nj...,N+Q+1 и продолжается накопление исходных данных x(k), Если Q- - Р 05 то последовательность x(k) не изменяется и над ней повторно вьтолняется алгоритм БПФ и продолжается накопление исходных данных x(k).

Второй режим,

В устройстве вьшолняется накопле

ройства.

ние отсчетов Q , с параллельным выполнением алгоритма БПФ над последовательностью x(k)j , Последовательность исходных отсчетов x(k)} формируется из последних N отсчетов множества Q. В этом режиме допустимо неравенство Q . 7 N.

Третий р-ежим.

Устройство обрабатывает по алгоритму БПФ одиночную последовательность x(k) J k О,1,...,N-1, накопленную после поступления М отсчетов, начиная с момента запуска устМ принимает значения М (1,2 jN) , такой режим работы необходим при исследовании однократных и периодических процессов, когда известно начало процесса и требуется

5

0

ва при выполнении алгоритма БПФ для N 1,6, г 4. В данном случае алгоритм имеет две итерации, каждая ите- paujiH имеет г 4 базовых операций, а каждая базовая операция представляет собой г 4-точечный алгоритм БПФ или ДПФ. Алгоритм БПФ вьшолняется в течение 54 четных тактов, каждая базовая операция требует восемь четных тактов.

Объем блока. 3 памяти в 3N слов, разбит на страницы по N слов в каж- 5 Дой, нулевая и первая страницы используются для записи исходных данных x(k) 5 вторая страгшца отведена для операндов aJ (k) алгоритма БПФ.

С выхода генератора 15 тактовых импульсов поступают синхросигналы, имеюпре вид меандра. Примем, что каждый нечетный такт предназначен для приема исходных данных, поступающих на вход устройства 1, каждый четньй такт выполняется микрокоманда алгоритма БПФ; в каждом такте в узле 40 регистров общего назначения выполняется считывание содержимого выбранного регистра и запись в него измененно

0

314

го содержимого, при этом режиму считывания пусть соответствуют единичный уровень, а режиму записи - нулевой уровень на входе управления записью узла 40 регистров общего назначения.

Прием информации в регистры 2 и 32 триггеров 10, 14, .34 и 41 осуществляется передним фронтом синхроимпульсов, поступающих на их синхро- входы. Установка триггеров в требуемые состояния осуществляется подачей рулевого уровня ца их установочные входы, нулевой уровень на входе установки в ноль регистра 32 соответствует нулевому состоянию регистра 32, единичный уровень соответствует разрешению приема и вьщачи в регистре 32 Нулевой уровень на выходе 18 соответствует пропуску значений с первого и четвертого входов, а единичный - с третьего и второго входов коммутатора 5. Единичному уровню на выходе

19 соответствует разрешение вьщ«чи коэффициентов W в блок 4 БПФ ч умно жение в блоке 4 БПФ на эти операндов, нулевому уровню - запрет выП е.

дачи и отсутствие умножения на W операндов; нулевому значению на входе управления третьим состоянием регистра 2 соответствует логическое состояние выходов, а единичному - третье состояние выходов; единичному значению на управляющем входе блока 3 памяти соответствует режим записи, а нулевому - режим считывания из блока 3 памяти; коду 000 на выходах 44-46 соответствует пропуск через коммутатор 39 входа 26(г), коду 001 - входа 27 (Q,N), коду 010 - входа 28 (N-r), коду 011 - входа 29 (2 .N-M), коду 100 - выхода сумматора 37. Коду 00 на выходах 42 и 43 соответствует режим суммирования содержимого регистра 32 и сумматора 37 узла 4-0 регистров общего назначения, .коду 01 - режим пропуска операндов с выхода узла 40 регистров общего назначения. Если на входе переноса в младший разряд присутствует 1, то проходящее значение увеличивается на единицу, Коду 10 соответствует режим вычитания содержимого регистра 32 из содержимого третьего регистра узла 40 регист ров общего назначения, коду 11 - режим пропуска операнда с выхода регистра 32 на вход узла 40 регистров общего назначения, коду 01 на выходах

6

48 и 49 - выбор изузла 40 регистров общего назначения первого регистра, коду 10 - второго и коду 11 - третье го регистровJ первому режиму соответствует код 100, второму 010, третьему 001 на входах 24, 25 и 22.

Коэффициент пересчета счетчика 31 тактов равен 8N+3. Для з рощения описания работы устройства и упрощения структурной схемы считаем,- что действительная и мнимая части комплексных входных данных x(k) и опера щов af(k) поступают и передаются в устройстве параллельно (i - номер базовой операции { j - номер итерации) (цепи установки в начальное состояние не показаны) .

Рассмотрим работу устройства последовательно в данных режимах. Первый режим,

На управляющих входах 24, 25 и 22 устройства присутствует код режима, которому соответствует состояш-ie 100,

Поступая на старщне разряды адреса узла 38 памяти (программ), данный код обеспечивает выбор-страницы памяти, в которую записана .программа данного режима. Для реализации алгоритма необходимо, чтобы на управляютдих входах 26-28 задания параметров алгоритмов присутствовали- соответственно коды г, Q, N-r, т.е. г 4, N-r 12, Q - произвольное. В третьем

регистре узла 40 регистров общего назначения записан код N + Q. При работе устройства в первом режиме из р разрядов используется п+2 разряда, п+2-и разряд - как знаковый, значеНИН остальных р-п-2 разрядов на раб-э- ту устройства в первом режиме влияния не оказьгоают Пусть в первую . страницу блока 3 памяти записана i- последовательность входных данных,

запись исходных данных для i-й последовательности происходит во вторую страницу блока 3 памяти.

Пусть устройство находится в исходном состоянии, счетчик 31 тактов в

состоянии 00,...,о, триггер 41 - в единичном, триггеры 10 и 34 - в произвольном; в узле 40 регистров общего назначения записаны по адресу 01-01, 0000, по адресу Ю-ОО.ОООО, по адресу 11-00.1100. Из узла 38 памяти (программ) поступают следующие управ- ляюпще сигналы: на адресные входы узла 40 регистров общего назначения поступает код U1, при единичном знача51418746

на входе управления записью счиA ре ни

тыванием узла 40 регистров общего назначения вьшолняется считывание кода 010000, г 4 младших разрядов кото- рого поступают на адресные входы блока 3 памяти и блока 8 памяти (коэффициентов) п (.значение управляющего выхода 19-0), а также на вход сумматора 37 (на выходах 42 и 43 код 01 йа выходах 42-44 код 000, в регистр 32 положительным фронтом синхроим- йульса принят код г 4, на его входе присутствует код г 4, на выходе J8 код О и в старших адресных разря- Дах блока 3 памяти код 01} на выходе t3 - код Oj если на вход 1 устройст да поступил исходньй отсчет xCk); то синхроимпульсом по входу 9 сопровождения этот отсчет запишется в регист 2 входных данных и им же происходит установка триггера 10 в единичное Достояние, триггер 14.сипхроимпуль- CJOM установлен в нулевое состояние, rio если пришел исходный отсчет и синхроимпульс его сопровождающий, то нулевое значение управляющего сигнала с выхода 13 и единичное значение на выходе триггера 10 формируют с помощью элемента 11 сигнал установки триггера 14 в единичное состояние, которое преобразуется на элементе И-ИЛИ-НЕ 16 (на четвертом выходе присутствует единичное значение) в нулевое, и поступает на вход управления третьим состоянием регистра 2 (эходных данных), значение x(k) поступает на вход блока 3 памяти и за- пйсьшается по адресу 010.0000. Так на входе управления записью блока 3 памяти присутствует единичное значение, то это значение с выхода три ггера 14 (управляющий сигнал 17) поступает на вход элемента ИЛИ 53, а затем на вход переноса в младший разряд сумматора 37, на выходе сумматора 37 получаем код 010001, кото- рьп во время второй половины синхроимпульса запишется в узел регистров 40 общего назначения по адресу 01. Если исходный отсчет х(1с) и сопровождающий его синхроимпульс не поступают на вход устройства, то состояни триггеров 10 и 14 не изменяется, не формируется единичное значение уп- равляющего сигнала с выхода 17, поэтому выходы регистра 2 входных данных отключены от входа блока 3 памяти, и адрес записи исходных данных

A j, не изменяется в первом регистре узла регистров 40 общего назначения,. Пусть исходное состояние будет

первым тактом работы устройства. Во втором такте состояние счётчика 31 тактов 00.01} считывание операнда х(О) и блока 3 памяти в БПФ 4 выполняется следующим образом,

Триггер 14 синхроимпульсом устанавливается в нулевое состоя5-ше, на управляющем выходе 13 - ноль и в блок 3 памяти устанавливается режим счи- , выходы регистра 2 входных

данных отключены от входа-выхода блока 3 памяти, состоянке управляющего выхода 19 не изменяется во время- выполнения первой итерации алгоритма БПФ и в последующих тактах упоминаться не будет, состояние управляющего вых ода 20 также не изменяется на всем .протяжении вьшолнения 1-го и 2-го режимов,- В регистре 32 вьшолняется прием г 4, на управляющих входах

коммутатора 39 код не изменяетсяJ на адресньк входах узла 40 регистров общего назначения присутствует код 10 и адрес считывания 0000, записанный во втором регистре узла 40 регистров, поступает на выход узла 40J п младших разрядов адресасчитывания. поступают на адресный вход блока 3 памяти, из блока 3 памяти считьшается операнд х (0) по адресу , 000000

и поступает в, БПФ 4. В сумматоре 37, на управляющих входах которого присутствует код 00J выполняется опера- дая суммирования содержимого регистра 32 и второго регистра узла 40 регистров общего назначения, во второй половине второго такта вычисленный адрес считывания А.сц(4Т 00«0100 записывается во второй регистр узла 40 регистров общего назначе шя,,

В третьем такте состояние счетчика 31 тактов 00,,о.э10, и работа устройства аналогична работе в 1-м такте, т.е. если прищел исходный отсчет х (1), то он запишется по адресу 01.

00.01 и состояние первого регистра узла 40 регистров увеличится на единицу, если на входы 1 и 9 устройства не поступил отсчет хЧ1), то состояние первого регистра узла 40 регистров общего назначения не изменяется , сигнал записи на выходе триггера 14 отсутствует (нулевое состояние триггера 14). В каждом нечетном такте в режиме вплоть до окончания

14187468

программы вычисления коэффициентовадрес считывания для первого операн-

Фурье по алгоритму БПФ работа устрой- да второй итерации. Для этого на уп- ства аналогична 1-му такту. В чет-равляющем выходе 52 присутствует едивертом такте состояние счетчика 31 ничное значение, а на управляющих вы;

тактов 00,...,011, и в устройстве вы- ходах 42 и 43 - код 01, во втором ре- полняется (аналогично второму такту)гистре узла 40 регистров общего назйчитывание операнда х(1) в БПФ 4,начения записан код 11.0000.

значение увеличивается на 4. Вв такте 66 вьшолняется считывание

восьмом такте состояние счетчика 31 Q операнда, аJ (.0 для вьшолнешля вто- тактов 00.0111 выполняется считьта-рой итерации по адресу 10.0000, ft .

ние операнда а 43) последнего для 4 мпадших разрядов которого поступервой базовой операции. Состояниепают на вход блока 3 памяти с выхода

управляющих сигналов аналогичны 2-муузла 40, а два старпмх разряда - с

такту. Во втором регистре узла 40 ре- 15 вьпсода коммутатора 5, на управляющем гистров общего назначения устанавли-выходе 18 которого присутствует едивается адрес 00.1100-00.0100 01,0000, ничное значение, на упраБЛЯ1рщем выхо- четыре мпадших разряду которого явля- де 19 во второй итерации присутству- ются мпадшими разрядами для адресает единичное значение и требуемая позаписи А.-)„ первого результата базо- 20 следовательно 1;ь весовых коэффициен- вой операции. В 10-м такте вьтолняет- тов w , на которое требуется домно- ся запись первого результата вычисле- жить операнды второй итеращ-ш, постуния базовой операции Д( О) по адресупает на вход блока 4 БПФ„коэффициен- Ю.ОООО, 4 младших разряда адреса по- .- ты W запи саны в блоке 8 памяти (ко- ступают в блок 3 памяти с выхода уз- 25 эффициентов) W в последовательности ла 40 регистров общего назначения, аоцредепяемой алгоритмом БПФ. значения двух старших разрядов форми-В 68 и 70-м тактах работа устройст- руются на выходе коммутатора 5, на ва аналогична 66-му такту. В 71-м так- управляющий вход которого поступает те выполняется очередная запись ис- единичное значение и обеспечивается зо ходных опецандоз, кроме того, на Т1- прохолодение кода 10 в старшие разряды .равляющих- входах коммутатора 39 при адреса, значение выхода 13 единич- сутстзует код 010, которьш обеспечи- нов. . вает прохождение на вход регистра . Значения остальных управляющих 32 кода N-r 12.

сигналов не изменяются при вьтолнении . В 72-м такте (II итерация) выпол- записи результата a:(k) первой ите-няется считывание операвда а ;(3),

рации первой базовой операции. В 16-м т.е. из узла 40 регистров общего начетном такте выполняется запись по-значения считызается содержимое вто- следнего аЧЗ) результата первой ,ба- рого регистра, равное 11.0011, из зовой операции по адресу 10.1111, 40 блока 3 по адресу 10.0011 вы- в этом такте на управляющем выходе полняется считывание операнда а,(3), 52 присутствует единичное значение, в регистр 32 синхроимпульсод вьшсл- котороа через элемент ИЛИ 33 доступа- няется прием кода N-r 12, На выхо- ет на вход переноса в мпадший разряд, дах 42 и 43 присутствует код 00, -на и в сумматоре 37 выполняется операция g управляющем выходе 52 - единичное суммирования содержимого второго ре- значение, на выходе сумматора 37 фор- гистра узла 40 регистров общего наз- мируется код N-r+1+ir-l 01,0000, начения, регистра 32 и единичного зна- так как , который записывается чения на входе переноса в мпадший раз- во второй регистр узла 40 регистров ряд, В результате получаем во втором 50 общего назначения и п 4 младших регистре код адреса 00.0001. Считыва- разрядов которого будут использованы ние операндов для i-й базовой опера- как разряды адреса записи для резуль- ции и запись результатов вычислений татов выполнения первой базовой опе- i-й базовой операции вьтолняется ана- рации на II итерации. логично приведенным вьште тактам. В gg Последовательность формирования последнем 64-м такте 1-й итерации вы- адресов записи результатов базовой полняется запись последнего а, (15) операции аналогична последовательное- результата 4-й базовой операции по ти формирования адресов считывания, адресу АЗДП 10.1111 и формируется .в предпоследнем (127-м) такте управ.. 91

ляющие сигналы с выходов 44-46 имеют срстояние 100, и значение с выхода cirMMaTopa 37 поступает на вход регистра 32. В последнем 128-м такте запись последнего результата последней базовой операции ) осуществляет- .ся по адресу 10.1111, на, управляющих входах 42 и 43 - код 01, на управляющем выходе 52 - eди raчнoe значение, HJa выходе сумматора 37 формируется код 100,0000 и записывается во второй регистр узла 40 регистров общего на- з ачения. Ai, цс синхроимпульсом принимается в регистр 32. . В .8N+1 (129-м) такте на управляю- выходах 48 и 49 - код 11, и цз третьего регистра узла 40 регист- р|ов общего назначения считьшается к;од N+Q, в сумматоре 37 вьшолняется Операция (на управляющих выходах 42 и 43 - код 10) вычитания содержимого регистра 32 из содержимого третьего регистра узла 40 регистров общего Назначения, т.е. N+Q - Ал . Величина N+Q 2N5 Тов. максимальна, если Q N, поэтому для представления адреса числа требуется п+1 разрядов, .а n+2-й разряд будет знаковым, т.е. разряд п+2 сумматора 37 является знаковым разрядом для величин vjcg Значение п+2-го разряда сумматора 37 в этом такте поступает на вход триггера 41, в этом же такте на выходе 50 .код 1, который устанавливает на входе управления записью считьтанием узла 40 регистров единичное значение, и запись в третий регистр не производится, так сохраняется значение N+Q. В данном такте прием исходных данных не производится, с этой целью значение управляющего выхода 13 устанавливается равным нулю, на управляющих входах коммутатора 39 - код 001, ко- торы: разрешает прохождение на вход регистра 32 кода Q. В 8N+2 (130-м) такте значение знакового разряда п+2 с помощью установки в единичное значение выхода 47 записьшается в триг- :г ер 41 ,

Если в триггер 41 записан О, то (N+Q) . AJ. усх т,е, требуемое количество исходных данньпс не накопилось, и единичное значение на инверсном выходе триггера 41 устанавливает регистр 32 в нулевое состояние; если в триггер- 41 записана 1, то N+Q т.е. нужное- количество исходных дан- ньк накоплено9 на входе установки в

4610

О регистра 32 присутствует нулевое значение, которое не запрещает прием в регистр 32 кода, на управляющих выходах 48 и 49 присутствует код 11, по которому выбирается третий регистр из узла 40 регистров общего назначения, и его содержимое (код N+Q) поступает на вход сумматора 37, с выхода регистра 32 на вход сумматора 37 поступает код О или код Q, на управляющих выходах 42 и 43 установлен код 00, на управляющем выходе 52 - код О, и результат суммирования записывается в третий регистр узла 40 регистров общего назначения, результат равен N+Q+0 или , т.е. сформирован конечный адрес следующего i-ro массива, состояние управляющих выходов 44-46 не изменяется.

В 8N+3 (131-м) такте на выходах 48 и 49 - код 10, из узла 40 считывается содержимое 100.0000 второго регистра и поступает на вход сумма-

тора 37, на второй вход сумматора 37 поступает содержимое регистра 32 (О или Q), на управляющих выходах 42 и 43 присутствует код 00, на управляющем выходе 52 - код О, результат суммирования записывается во второй регистр узла регистров, сформированное значение является начальным адресом считывания для обработки i-ro масси- ра. Если содержимое регистра 32 рав

но нулю, то повторно обрабатывается предыдущий (i-1)-и массив, если содержимое регистра 32 равно Q, то обрабатывается i-й массив с начальным адресом А , Q, на управляющих

выходах 44-46 присутствует код 000, и на входы регистра 32 поступает код г 4. Устройство переходит в исходное состояние.

Во втором режиме на управляющие

входы-24, 25 и 22 поступает код второго режима 100, которьй обеспечивает считывание из узла 38 памяти (программ), требуемой для второго ре

жима, последовательности команд, на управляющий вход 27 устройства вместо кода Q поступает код N.

Работа устройства при выполнении алгоритма БПФ и прием исходных отсчетов осуществляется аналогично первому режиму. Отличие составляют последние три такта. Рассмотрим последовательность операций, выполняемых в этих тактах.

111418746J2

В 8N+1-M такте на управляющих вы-32 числа kN-M, представленное как

Изобретение относится к вычислительной технике и предназначено для вычисления скользящего спектра сигналов с произвольным коэффициентом обновления, а также для вычисления спектра сигналов в непрерывном и однократном режимах, и может быть использовано з анализаторах спектра, работающих в реальном масштабе времени и применяег-их при обработке сейсмических и других сигналов. Цель изобретения - упрощение устройства. Для этого в состав устройства входят регистр, блок памяти, триггер, элемент И-НЕ, элемент ИЛИ, триггер, генератор тактовых импульсов, элемент И-ИЛИ-НЕ , элемент НЕ. 1 з.п. ф-лы, 2 ил. « т

ходах 48 и 49 - код 01 и содержимое первого регистра Агцс соответствующее количеству накопленных данных узла 40 регистров общего назначения, поступает на вход сумматора 37 (на выходах 42 и 43 - код 01, на управляющем выходе 52 - код О, на управляющем выходе 13 - Oj триггер .14 находится ю в нулевом состоянии и на входе переноса в младший разряд присутствует ноль), на выходе сумматора 37 сохраняется значение этом же такте на управляющих выходах 44-46 - код 100, который разрешает прохождение на вход регистра 32. В 8N+2-M такте выполняется запись в регистр -32 Аг, UCXJ иа управляющих выходах 48

На управляющих выходах 48 и 49 код произвольный, на выходе 52-0, на выходе 17 - О, состояние регистров узла 40 регистров остается неизменным (нулевым). Нулевое значение с выхода, триггера 34 поступает на вход элемента И ШИ-НЕ 16, с выхода которого единичное значение устанавливает выходы реги15 тра 2 входных данных в третье состояние. Примем исходное состояние за первый такт работы устройства. Во вто- .ром такте состояние счетчика 31 тактов - 00,...,01. В регистр 32 прини20 мается код kN-M, состояние управляющих выходов 44-46 произв ольн --е, на выходе 52 - 0. на выходе 17-0, так как на выходе 13-0, на управляющих выходах 42 и 43 - 11,- на управляющих

и 49 - код 10 (осуществляется выбор втброго регистра узла 40 регистров общего назначения), на выходах 42 и 43 - код 11 (по, которому выполняется пропуск операнда с выхода- регистра 32 на вход узла 40), на управляю- 25 выходах 48 и 49 - 01, в первый ре- щих выходах 52 и 54 - код 0. Во вто-гистр узла 40 регистров общего назнарой регистр узла 40 записывается А.чення записывается код kN-M, виды oneна управляющих выходах 44-46 - кояраций, выполняемых в блоках 4 и 3, не

001, на входы регистра 32 постзшает код N..

В 8N+3. такте в регистр 32 принимается код N, на управляющих выходах 48 и 49 - код 10, на управляющих

выходах 42 и 43 - код 10, на управимеют значения.

30 В третьем такте состояние счетчи- ка 30 тактов - 00,..., 10, Работа устройства аналогична первому такту первого режима, т.е. содержимое первого регистра .узла 40 регистров общего на30 В третьем такте состояние счетч ка 30 тактов - 00,..., 10, Работа у ройства аналогична первому такту п вого режима, т.е. содержимое перво регистра .узла 40 регистров общего

ляющем выходе 52 и 54 - код -0. В сум- значения увеличивается на единицу,

маторе 37 вычисляется начальный ад- рей следующей i-й последовательности x(k)jv, равный А.„„ А,„с«- N, который во второй половине такте записывается во второй регистр узла 40 регистров общего назначения. Следующим синхроимпульсом счетчик 31 тактов устанавливается в исходное состояние, и работа устройства повторяется, начиная с первого такта.

Рассмотрим работу устройства в третьем режиме. В исходном состоянии на управляющие входы 24, 25 и 22 устройства поступает код 001, на зшравляющем входе 29 - код kN-M (k 2 М - заданная задержка), все регистры и триггеры находятся в нулевом состоянии. Сигнал Пуск, поступающий на управляющий вход 23, устаесли пришел входной отсчет, и не и меняется, если входной отсчет не п ступил, Отличие состоит в том, что выходы регистра 2 входных отсчетов

40 находятся в третьем состоянии, т.е отключены от входа блока 3 памяти (триггер 34 находится в нулевом сос тоянии) , и запись входных отсчетов .блок 3 памяти не производится. В и

45 четном такте состояние управляющего входа 54-1, состояние триггера 4 не изменяется (нуле.вое), так как со тояния управляющих выходов 47 и 51 соответственно О и 1 не изменяются

50 на протяжении всего третьего режима

В четвертом и остальных четных тактах работа устройства аналогична четным тактам в первом режиме.

Когда на вход 1 устройства посту

навливает триггеры 34 И 14 в нулевое gg пило М значений входных данных, то в состояние, а счетчик 31 тактов - в первом регистре узла 40 регистров

общего назначения устанавливается код 1.0,...,р-1, ..,О. В следующем нечетном такте единичное значение в

00,,,.,0. На управляющих выходах 44- 46 присутствует код 011, который разрешает прохождение на вход регистра

положительное число в прямом коде, т.е. в р-м разряде - нулевое значение..

На управляющих выходах 48 и 49 код произвольный, на выходе 52-0, на выходе 17 - О, состояние регистров узла 40 регистров остается неизменным (нулевым). Нулевое значение с выхода, триггера 34 поступает на вход элемента И ШИ-НЕ 16, с выхода которого единичное значение устанавливает выходы реги5 тра 2 входных данных в третье состояние. Примем исходное состояние за первый такт работы устройства. Во вто- .ром такте состояние счетчика 31 тактов - 00,...,01. В регистр 32 прини0 мается код kN-M, состояние управляющих выходов 44-46 произв ольн --е, на выходе 52 - 0. на выходе 17-0, так как на выходе 13-0, на управляющих выходах 42 и 43 - 11,- на управляющих

5 выходах 48 и 49 - 01, в первый ре- гистр узла 40 регистров общего назнаимеют значения.

30 В третьем такте состояние счетчи- ка 30 тактов - 00,..., 10, Работа устройства аналогична первому такту первого режима, т.е. содержимое первого регистра .узла 40 регистров общего на значения увеличивается на единицу,

если пришел входной отсчет, и не изменяется, если входной отсчет не поступил, Отличие состоит в том, что выходы регистра 2 входных отсчетов

40 находятся в третьем состоянии, т.е. отключены от входа блока 3 памяти (триггер 34 находится в нулевом состоянии) , и запись входных отсчетов в .блок 3 памяти не производится. В ие45 четном такте состояние управляющего входа 54-1, состояние триггера 41 не изменяется (нуле.вое), так как состояния управляющих выходов 47 и 51 - соответственно О и 1 не изменяются

50 на протяжении всего третьего режима.

В четвертом и остальных четных тактах работа устройства аналогична четным тактам в первом режиме.

Когда на вход 1 устройства посту

р-м разряде обеспечит установку тригера 34 в единичное состояние, на :входе управления третьим состоянием регистра 2 входных данных присутств ет код О, которьй переводит выходы регистра 2 в логическое состояние. Если на вход 1 устройства пришел вхной отсчет, то он запишется в блок 3 памяти по адресу 00.О,...,О (на ;управляю1цем выходе 18 - код 0) . I Когда на вход 1 устройства посту (пили следующие N отсчетов, единично ;значение с выхода п+1-ro разряда в ;нечетном такте сумматора 37 доступа ет на вход элемента И-НЕ 36, на третьем входе которого также единичное значение (управляющий выход 54-1) нулевое значение с выхода элемента :И-НЕ 36, пройдя через элемент ИЛИ 3 I устанавливает триггер 34 в нулевое :состояние, а счетчик 31 тактов - в I исходное. Тем самым прием входных о I счетов в блок 3 памяти прекращается а над сформированной последователь- ностью tx(k) , записанной в блок 3 памяти с адреса 00.0.00,...,0 по адрес 00,1111,...,, вьшолняется алгоритм БПФ по программе, аналогично первому режиму.

Формула изобретения

1, Устройство для вычисления скользящего спектра, содержащее блок пос- тоянной памяти, блок памяти, блок синхронизации, блок дискретного пре- образования Фурье, генератор тактовых импульсов, выход которого подключен к тактовому входу блока синхрониза- ции, выход которого подключен к первому адресному входу блока памяти и адресному входу блока постоянной памяти выход которого подключен к выходу .задания коэффициентов блока дис- кретного преобразования Фурье, вькод которого .является информационным вькодом устройства, входом запуска которого является вход запуска блока синхронизации, первый выход которого подключен к входу считывания блока постоянной памяти и входу синхронизации блока дискретного преобразования Фурье, вход задания операндов которого подключен к выходу блока памяти, входы задания режима группы блока синхронизации являются входами задания реткима группы устройства, входами задания параметров группы которого

6

14

являются входы задания параметров группы блока синхронизации, отличающееся тем, что, с целью упрощения устройства, оно содержит коммутатор, элемент ИЛИ, два триггера, элемент НЕ, элемент И-НЕ, элеме1нт ИИЛИ-НЕ и регистр, вькод которого подключен к информационному входу блока дискретного преобразования Фурье, второй вькод блока синхронизации подключен к информационному входу коммутатора, первый и второй выходы которого подключены соответственно к второму и третьему адресным входам группы адресньк входов блока памяти, вход управления записи считьша- ния которого подключен к- вькод у элемента ИЛИ, первый вход которого соединен с первым входом элемента И-НЕ, входом обнуления .первого триггера и подключен к третьему вькоду блока синхронизации, четвертый вькод которого соединен с вькодом второго триггера и подключен к второму входу элемента ИЛИ и первому входу элемента И-ИЛИ- НЕ, выход которого подключен к входу считывания регистра, тактовьй вход которого соединен с тактовым входом первого триггера и подключен к первому вькоду блока синхронизации, пятый вькод которого подключен к второму входу элемента И-ИЛИ-НЕ, третий вход которого соединен с входом элемента НЕ и подключен к первому входу задания режима группы входов устройства, вькод элемента НЕ подключен к четвертому входу элемента И-ИЛИ-НЕ, вькод первого триггера подключен к второму входу элемента И-НЕ, вькод которого подключен к входу установки в 1 второго триггера, тактовьй вход которого подключен к вькоду генератора тактовых импульсов, информационные входы первого и второго тригге- ров подключены к входам УРОВНЯ задания соответственно логической 1 и л логического О устройства, а вход обнуления второго триггера подключен к входу запуска устройства, информационным входом которого является информационный вход регистра, а управляющий вход коммутатора подключен к шестому вькоду блока синхронизации. 2. Устройство по п. 1, отличающееся тем, что блок синхронизации содержит счетчик, узел постоянной памяти, коммутатор, регистр три элемента ИЛИ, сумматор, узел ре1514

гистров, два триггера и элемент И-НЕ, выход которого подключен к перво гу входу первого элемента ИЛИ, выход которого подключен к входу обнуления счетчика и первому ycтaнoвoчнo fy вхо ду первого триггера, выход которого подключен к первому входу элемента И-НЕ, второй вход которого подключен к пе)вому выходу узла постоянной памяти, второй, третий и четвертый выходы которого подключены соответственно к первому, второму и третьему управляющим входам коммутатора, выход которого подключен к информационному входу .регистра, выход которого подключен к первому входу сумматора, выход которого подключен, к информагдаон- ному входу коммутатора и информащюн- ному входу узла регистров, выход которого подключен к второму входу сумматора и является адресным входом блока синхронизации, входом запуска которого является второй вход первого элемента ИЛИ, пятый и шестой вы ходы узла постоянной памяти подключены соответственно к третьему и четвертому входам сумматора, пятый вход которого подключен к выходу второго элемента ИЛИ, первьй вход второго под ключен к седьмому выходу узла постоянной памяти, восьмой выход которого подключен к входу третьего элемента ИЛИ, выход которого подключен к такто ному входу узла регистра, входы записи и вьщачи которого подключены соответственно к девятому и десятому выходам узла постоянной памяти, один- надцатьй выход которого подключен к

-

1874616

тактовом - входу второго триггера, ин-. вареный выход которого подклзичен к входу обнуления регистра, тактовый вход которого .соединен с тактовым вха дом первого регистра, счетным входом счетчика и является тактовым входом блока, входами задания режима группы которого являются адресные входы пер-10 вой группы узла постоянной памяти, адресные входы второй группы которого подключены к выходам соответствую- mjix разрядов счетчика, выходы ()- го и (п+2)-го разрядов (п -

15 N - размер преобразования) сумматора подключены соответственно к третье- i-iy входу элемента И-НЕ и и нформациом- ному входу второго триггера, установочный вход которого подключен к

20 двенадцатому выходу узла постоянной памяти, тринадцатый выход которого является первым выходом блока, вторым вькодом которого является выход (п+1)-го разряда узла регистров, выход старшего разряда которого подключен к информационному входу первого триггера, четырнадцатый выход узла постоянной памяти является третьим выходом блока, четвертым выходом ко- 30 торого являются соединенные между Собой второй вход второго элемента ИЛИ и пятнадцатый выход узла постоянной памяти, выход первого триггера является пятым выходом блока, шестым

35 выходом которого является шестнадцатый выход узла постоянной памяти, информационные входы группы коммутатора являются входами задания параметров группы блоков синхронизации .

У1КК

25

SO

31

2S

27,

28- 23:

33

Л

P-;

p IP-I f..

§

p-i

Л«2

23

бИ,

Фи

.-г

--25

10

L

t-0 te

И

Jn

Г

ffl