Преобразователь угла поворота вала в код Советский патент 1990 года по МПК H03M1/48 H03M1/64 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством.

Целью изобретения я зляется повышение динамической точности преобразователя путем повышеш1я быстродействия отработки входного воздействияв 10

На фиг. 1 показана структурная схема преобразователя; на фиг,2 - структурная схема блока управления.

ческого О. В дифференцирующем элементе 6 формируют производнзпо выходного сигнала фазовращателя 4, а компаратор 7 преобразует данн ое напряжение в импульсный сигнал Ug, поступающий на один вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8. На второй вход элемента 8 приходит выходной сигнал компаратора 5.

На участке возрастания выходного сигнала фазовращателя 4 его производная имеет положительный знак и вы ходной сигнал компаратора 7 равен

Преобразователь угла поворота вала логической 1. Нулевой уровень нап- в код (фиг.о содержит генератор 1 импульсов, счетчик 2 формирователь .3 синусоидального сигнала фазовращатель 4, компаратор 5, дифференцирующий элемент 6, компаратор 7. элемент ИСКЛЮЧАНЦЕЕ ИПИ 8, блок 9 управления., триггер 10, элементы И П

ряжения на выходе компаратора 5 показывает, что выходной сигнал сое фазовращателя 4 отстает по фазе от сигнала U,,,. обратной связи, а уро20 вень, равньй

уровню логической

1

и 12, формирователь 13 опорного напряжения, реверсивный счетчик 14, формирователь 15 синусоидального сигнала, сумматор 16, Блок 9 управления фиг.2 ) содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ J7,. инверторы 18 - 21, элементы И-НЕ 22 и 23, элементы И 24 и 25 триггер 26.

Преобразователь работает следукщим образом.

На вход счетчика 2 от генератора 1 импульсов поступает сигнал частоты f . Формирователь 3 синусоидального сигнала преобразует выходной сигнал счетчика 2 в синусоидальные напряжения, число которых определяется числом фаз фазовращателя 4 (при двухфазном питании фазовращателя 4 в формирователе 3 формируют два сдвинутых на 90 относительно друг друга синусоидальных сигнала). Фазовращатель 4 преобразует угол oi поворота вала в фазу выходного напряжения и фц фазовращателя, после чего сигнал и „поступает на один из входов компаратора 5 и на вход Д1,зфференцн- рующего элемента 6,, В компараторе 5 происходит непрерьюное сравнение выходного сигнала U(pg фазовращателя 4 с сигналом Ug, обратной связи.

Если выходное напряжение и цфазовращателя 4 больше напряжения U,. в

соответствует опережению по фазе сигналом ифй сигнала U Q обратной связи. На участке убывания выходного сигнала фазовращателя 4 выход-

25 ной сигнал компаратора 7 равен ческому О, Нулевой уровень напряжения на выходе компаратора 5 показывает опережение по фазе выходным сигналом ифе фазовращателя 4 сигнала

30 и ос обратной связи, а уровень, равный уровню логической 1, эквивален тен отставанию по фазе сигнала V срв от сигнала U обратной связи. Соответственно и выходной сигнал элемен35 та ИСКЛЮЧАЮЩЕЕ ИЛИ 8 равен 1 при отставании по фазе сигнала сигнала Ug обратной связи и О при опережении по фазе сигналом U сиг- нала U(jc обратной связи,

40С выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

8 сигнал поступает на информационный вход триггера 10, который переключается импульсами частоты f, фор мируемыми в генераторе 1, Единичный

45 сигнал на прямом выходе триггера 10 разрещает хфохождение через элемент И 12 импульсов частоты f на вычитаю щий вход реверсивного счетчика 14 (при условии отсутствия сигналов зап рета на выходе В блока 9) Уменьшени выходного кода N счетчика 14 приводит к соответствующему фазовому сдвигу аналогового сигнала обрат ной связи, формируемому на выходе фо

50

цепи обратной связи, на выходе компа- . мирователя .15, в результате чего ратора. 5 будет получен сигнал, соот-устраняется отставание по фазе выветствующий логической I , в противном случае выходной сигнал компара- тора 5 станет равным уровню логического О. В дифференцирующем элементе 6 формируют производнзпо выходного сигнала фазовращателя 4, а компаратор 7 преобразует данн ое напряжение в импульсный сигнал Ug, поступающий на один вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8. На второй вход элемента 8 приходит выходной сигнал компаратора 5.

На участке возрастания выходного сигнала фазовращателя 4 его производная имеет положительный знак и вы логической 1. Нулевой уровень нап-

ряжения на выходе компаратора 5 показывает, что выходной сигнал сое фазовращателя 4 отстает по фазе от сигнала U,,,. обратной связи, а уро логической 1. Нулевой уровень нап-

20 вень, равньй

уровню логической

1

логической 1. Нулевой уровень нап-

соответствует опережению по фазе сигналом ифй сигнала U Q обратной связи. На участке убывания выходного сигнала фазовращателя 4 выход-

ной сигнал компаратора 7 равен ческому О, Нулевой уровень напряжения на выходе компаратора 5 показывает опережение по фазе выходным сигналом ифе фазовращателя 4 сигнала

и ос обратной связи, а уровень, равный уровню логической 1, эквивалентен отставанию по фазе сигнала V срв от сигнала U обратной связи. Соответственно и выходной сигнал элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 равен 1 при отставании по фазе сигнала сигнала Ug обратной связи и О при опережении по фазе сигналом U сиг- нала U(jc обратной связи,

С выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

8 сигнал поступает на информационный вход триггера 10, который переключается импульсами частоты f, формируемыми в генераторе 1, Единичный

сигнал на прямом выходе триггера 10 разрещает хфохождение через элемент И 12 импульсов частоты f на вычитаю-; щий вход реверсивного счетчика 14 (при условии отсутствия сигналов зап- рета на выходе В блока 9) Уменьшение выходного кода N счетчика 14 приво дит к соответствующему фазовому сдвигу аналогового сигнала обратной связи, формируемому на выходе фор

ходного сигнала и цфазовращателя 4 от сигнала обратной связи. Таким образом осуществляют снижение сигнала U-- обратной связи за выходным

сигналом ифр фазовращателя А, Ана логично происходит и в случае прихода единичного сигнала с HHBepcHorq выхода триггера 10, При этом открывается элемент И 11 (при отсутствии сигнала запрета на выходе А блока 9) и разрешает прохождение импульсного сигнала частоты fg. на суммирующий вход реверсивного счетчика 14. Выходной код N,., счетчика 14 увеличивается, вызывая изменение в формирователе 15 фазы сигнала и., обратной связи, и устраняя тем опережение по фазе выходным сигналом и фазовра- щателя 4 сигнала И: обратной связи

Так как сигнал обратной связи преобразователя угла отслеживает иа- менения выходного сигнала ИдабФазо- вращателя 4, то код N реверсивного счетчика 14, эквивалентный фазе сигнала UQ(; обратной связи, соответствует и фазе С|)д,8 Qf,- выходного сигнала UMB фазовращателя 4,

Цифровой код N,j поступает на вход сумматора 16, где из него Нз1читают код N,1, формируемый счетчиком 2 и эквивалентный фазе Cf п сигнала, питающего входные обмотки фазовращаг теля 4. В результате на выходе сумматора 16 получают код N N - N, пропорциональный углу оС поворота вала фазовращателя 4,

Блок 9 и формирователь 13 предназначены для выравнивания амплитуды сигнала по отношению к сигналу Uqjg, Если выходной -сигнал формирова10

изводной сигнала U , Элемент 17 блока 9 вырабатывает единичный сигнал при несовпадении значений старшего разряда кода и выходного сигнала компаратора 7, Элемент И-НБ 22 выраба тывает нулевой сигнал А запрета при совпадении единичных сигналов с выходов элемента 17 и предпоследнего старшего разряда реверсивного счетчика 14, Элемент И-НЕ 23 вырабатывает нулевой сигнал В запрета при совпадении нулевых сигналов с этих же элементов.

Нулевой сигнал А запрета с выхода элемента 22 инвертируется инвертором 20 и поступает в виде единичного сигнала С на вход формирователя 13, пред ставляющего собой последовательно : включенные реверсивный счетчик и циф роаналоговый преобразователь ЦАП, При единичном сигнале С импульсы частоты fj с выхода генератора 1 поступают на суммирующий вход реверсивного счет 25 чика формирователя 13, увеличивая его содержимое, что приводит к увеличению амплитуды опорного сигнала с выхода формирователя 13 и увеличению амплитуды сигнала U о

Аналогичные рассуждения можно прог вести и для случая превьшения по амплитуде сигналом U сигнала , Для уменьшения по амплитуде выходного сигнала формирователя 13 блок 9 вырабатывает единичный сигнал D по совпадению нулевого сигнала В запрета с нулевым состоянием триггера 26, которое обеспечивается установкой

15

20

30

35

теля 13 меньше амплитуды сигнала в О выходным сигналом элемента

то при подходе к вершине сигнапа U

и увеличения кода Nju сигнала UQC

не хватает амплитуды для слежения за сигналом , Это приводит к дальнейшему увеличению кода N,переходу сигнала Uoc через максимум и снижению .сигнала при увеличении кода N « Для исключения поступления импульсов на суммирунщий вход реверсивного счет чика 14 блок 9 управления вырабатывает сигнал А запрета, поступающий на вход элемента И 11,.Для исключения поступления импульсов на вычитающий вход реверсивного счетчика 14 блок 9 вырабатывает сигнал В запре-

40

И 24 по совпадению единичного сигна ла с выхода предпоследнего старшего разряда реверсивного счетчика 14 и нулевого сигнала элемента 17 при отсутствии выходных импульсов С с выхо- 45 да инвертора 20, При наличии единичного сигнала D с выхода блока 9 код в реверсивном счетчике формирователя 13 уменьшается, что приводит к уменьшению сигнала на выходе ЦАП формиро вателя 53 и-уменьшению амплитуды сиг

50

нала и., по сравнению с амплитудой

сигнала U

fff

Таким обраэоМ;ОС уществляется нецре-

изводной сигнала U , Элемент 17 блока 9 вырабатывает единичный сигнал при несовпадении значений старшего разряда кода и выходного сигнала компаратора 7, Элемент И-НБ 22 вырабатывает нулевой сигнал А запрета при совпадении единичных сигналов с выходов элемента 17 и предпоследнего старшего разряда реверсивного счетчика 14, Элемент И-НЕ 23 вырабатывает нулевой сигнал В запрета при совпадении нулевых сигналов с этих же элементов.

Нулевой сигнал А запрета с выхода элемента 22 инвертируется инвертором 20 и поступает в виде единичного сигнала С на вход формирователя 13, представляющего собой последовательно : включенные реверсивный счетчик и циф роаналоговый преобразователь ЦАП, При единичном сигнале С импульсы частоты fj с выхода генератора 1 поступают на суммирующий вход реверсивного счет- 5 чика формирователя 13, увеличивая его содержимое, что приводит к увеличению амплитуды опорного сигнала с выхода формирователя 13 и увеличению амплитуды сигнала U о

Аналогичные рассуждения можно прог- вести и для случая превьшения по амплитуде сигналом U сигнала , Для уменьшения по амплитуде выходного сигнала формирователя 13 блок 9 вырабатывает единичный сигнал D по совпадению нулевого сигнала В запрета с нулевым состоянием триггера 26, которое обеспечивается установкой

5

0

0

5

его в О выходным сигналом элемента

И 24 по совпадению единичного сигнала с выхода предпоследнего старшего разряда реверсивного счетчика 14 и нулевого сигнала элемента 17 при отсутствии выходных импульсов С с выхо- да инвертора 20, При наличии единичного сигнала D с выхода блока 9 код в реверсивном счетчике формирователя 13 уменьшается, что приводит к уменьшению сигнала на выходе ЦАП формирователя 53 и-уменьшению амплитуды сиг

нала и., по сравнению с амплитудой

сигнала U

fff

Таким обраэоМ;ОС уществляется нецре-

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью повышения динамической точности путем повышения быстродействия обработки входного воздействия в преобразователь, содержащий фазовращатель 4, компаратор 5, дифференцирующий элемент 6, элемент И 12, реверсивный счетчик 14, формирователь 15 синусоидального сигнала и сумматор 16, введены компаратор 7, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, блок 9 управления, триггер 10 элемент И 11, формирователь 13 опорного напряжения. Преобразователь работает в режиме фазовой следящей системы. На компараторе 5 производится сравнение по фазе выходного сигнала фазовращателя 4 с синусоидальным сигналом обратной связи, сформированным из кода реверсивного счетчика 14. Выходной код формируется в сумматоре 16 путем вычитания из кода реверсивного счетчика 14 опорного кода счетчика 2, включенного между генератором 1 и формирователем 3, вырабатывающим напряжение питания фазовращателя 4. Блок 9 и формирователь 13 выравнивают амплитуду сигнала обратной связи по отношению к выходному сигналу фазовращателя 4. 1 з.п. ф-лы, 2 ил.

та, поступающий на вход элемента И 12, 5 рывное отслеживание выходного кода Формирование сигналов запрета осуще- сумматора 16 за изменением фазы вы ствляется в блоке 9 путем логичес-ходного сигнала фазовращателя 4 с

кого сравнения двух старших разрядоводновременной регулировкой по амплитуреверсивного счетчика 14 и знака про- де сигнала обратной связи, который

сравнивается по фазе с выходным сигналом фазовращателя 4,

Формула изобретения1, Преобразователь угла поворота вала в код, содержащий генератор импульсов, первый выход которого соединен с входом , выход старшего разряда счетчика соединен с входом первого формирователя синусоидального сигнала, выход которого соединен с входом фазовращателЯ;, вал фазовращателя является входом гфеобразовате- выход фазовращателя соединен с первым входом первого компаратора, первый элемент И, вькод которого соединен с первым входом реверсивного счетчика, выходы реверсивного счет- чика соединены с первой группой входов сумматора, второй формирователь синусоидального сигнала, дифферен- цирукйций элемент, отличающий с я тем, что, с цепью поизпиения диг намической точности преобразовател:я, в него введены блок управления, фор- мирователь опорного напряжения, второй компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, триггер и второй элемент И, вы- ход фазовращателя через дифференцк- рукщий элемент соединен с одним входом второго компаратора, другой вход которого подключен к шине, а выход соединен с первым вхо- дом блока управления и одним входом элемента ИСКПЮЧАЩЕЕ ШШ, другой вход которого подключен к выходу первого компаратора, а выход соединен с информационным входом триггера, пря- мой и инверсный выходы триггера соединены с первыми входакк соответственно первого и второго элементов И выход второго элемента И соединен с вторым входом реверсивного счетчика, выходы которого соединены с группой входов второго формирователя синусоидального сигнала, выходы двух старших разрядов ревера вного счетчика соединены соответственно с вторым и третьим входами блока управления, певый и второй выхода блока управления соединены с вторыми входами соответственно второго и первого элементов И-, а третий и четвертый выходы соединены с первым и вторым входами формирователя опорного напряжения, выход которого соединен с входом второго формирователя синусоидального сигнала, выход которого соединен с вторым входом первого компаратора, второй выход генератора импульсов соединен с входом синхронизации триггера и третьими входами первого и второго элементов И, а третий выход генератора импульсов соединен с третьим входом формирователя опорного напряжения, выходы разрядов счетчика соединены с второй группой входов суммато- ра, выходы которого являются выходами преобразователяв

2е Преобразователь по п,1, о т - л и чающийся тем, что блок управления содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре инвертора,,два элемента И-НЕ, два элемента И и триггер, входы.элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются первым и вторым входами блока управления, а выход элемента ИСКЛЮ ЧАЮЩЕЕ ИЛИ соединен с первым входом первого элемента И-НЕ и через первый инвертор с первыми входами второго элемента И-НЕ и первого элемента И, вход второз7О инвертора является треть им входом блока управления и соединен с вторыми входами первого элемента И-НЕ и первого элемента И, выход второго инвертора соединен с вторым входом второго элемента И-НЕ, выходы первого и второго элементов И-НЕ являются первым и вторым выходами блока управления и соединены с входами соответственно третьего и четвертого инверторов, выход третьего инвертора является третьим выходом блока управления и соединен с входом синхронизации триггераj информационный вход которого подключен к шине единичного потенциала, вход сброса - к выхо,цу первого элемента И, а инверсный выход соединен с одним входом второго элемента И, другой вход второго элемента И подключен к выходу четвертого инвертора, а выход является четвертым выходом блока угфавления.