Дискретно-аналоговая линия задержки на приборах с переносом заряда Советский патент 1987 года по МПК H03H17/00 

1319249

12

Изобретение предназначено для исполь- Л //т.,, где f - частота повторения имзования в радиоэлектронной аппаратурепульсов генератора.

различного назначения, в частности в эле-Аналоговые ключи выполняются в виде

ктроизмерительной технике.параллельно соединенных двух МДП-транЦель изобретения - расширение дина- зисторов с противоположными типами прово- мического диапазона задерживаемых сигна-димости. Так как такие транзисторы управ- лов за счет уменьшения наводок импуль-ляются импульсами противоположной поляр- сов управления ключами на выходной сиг-ности, то наводки управляющих импульсов нал и устранения смещения рабочей точкина выходные цепи ключа частично компен- выходного каскада дискретно-аналоговой ли-Сируются. Однако величина паразитных ем- нии задержки (ДАЛЗ) на приборах с пере- О костей переходов существенно зависит от носом заряда.постоянного входного напряжения и при его

На фиг. 1 изображена блок-схема дис-изменении уровни постоянных напряжений в кретно-аналоговой линии задержки на при-каскадах дискретно-аналоговой линии заборах с переносом заряда; на фиг. 2 -держки, зависящие от уровня наводОк им- изображеиы зависимости уровней постоям-.г пульсов управления ключами, изменяются ного смещения в каскадах ДАЛЗ (У втак, как показано на фиг. 2. Оптималь- функции от номера каскада линии задерж-ное входное смещение в предлагаемом ки и при различных значениях входногоустройстве обеспечивается за счет введе- cмeщe ия.ния в схему вычитателя, интегратора и

Устройство содержит сумматор 1, гене-сумматора. Для этого вычитаются и ин- ратор 2 тактовых импульсов, инвертор 320 тегрируются напряжения на выходе первого тактовых импульсов, первый каскад 4 линиибуферного повторителя первого каскада задержки, вычитатель 5, интегратор 6, клю-задержки и второго буферного повторите- чи 7-9, буферные повторители 10-12,ля каскада задержки. Проинтегрированная запоминающие конденсаторы 13-15,/ /-кас-разность суммируется с входным сигналом, кад 16 линии задержки, ключ 17, запо-Такое включение обеспечивает минимально минающий конденсатор 18, буферный повто-возможный разброс значений паразитных ем- ритель 19. Выход сумматора 1 соединен скостей в ключах ДАЛЗ и, как следст- входом первого каскада 4 линии задержки ,вие, минимальный уровень наводок им- состоящей из последовательно соединенныхпульсов управления ключами на выходной ключа 7, буферного повторителя 10, ключасигнал, равенство постоянных напряжений 8 и буферного повторителя 12, а также за-эп в каскадах линии задержки, поминающие конденсаторы 13 и 15, соединенные соответственно с входом буфер-Формула изобретения ных повторителей 10 и 12. Вход сумматора 1 соединен с выходом интегратора 6,Дискретно-аналог овая линия задержки вход последнего соединен с выходом вычи-на приборах с переносом заряда, содержа- тателя 5, входы которого подключены соот- 5 генератор тактовых импульсов, инвер- ветственно к буферным повторителям 10 итор тактовых импульсов и последователь- 11 первого каскада 4 и jV-каскада 16 ли-но соединенные N каскадов задержки, НИИ задержки. Выходы генератора 2 тактовыхкаждый из которых содержит последова- импульсов соединены с входом инвертора 3тельно соединенные первый ключ, первый тактовых импульсов и входами первых клю-запоминающий конденсатор, первый буфер- чей 7 и 17 первого каскада 4 и N-K.ac- ный повторитель, второй ключ, второй за- када 16 линии задержки. Выход инверто-поминающий конденсатор и второй буфер- ра 3 тактовых импульсов соединен с вторыминый повторитель, выход генератора тактовых ключами 8 и 9 первого каскада 4 и jV-кас-импульсов соединен с управляющими входа- када 16 линии задержки.ми первых ключей каждого из Л касУстройство работает следующим образом,дс кадов задержки и входом инвертора тактоВходной сигнал поступает на первыйвых импульсов, выход инвертора тактовых вход сумматора 1, на второй вход которогоимпульсов подключен к управляющим вхо- подается постоянное напряжение с выходадам вторых ключей каждого из N каска- интегратора 6. Входным сигналом интегра-дов задержки, отличающаяся тем, что, с тора 6 является выходное напряжение вычи-целью расширения динамического диапазо- тателя 5, на входы которого подаются50 на задерживаемых сигналов за счет умень- постоянные напряжения с выхода первогошения наводок импульсов управления клю- буферного повторителя 10 и с выхода вто-чами на выходной сигнал и устранения сме- рого буферного повторителя 11. Генератор 2щения рабочей точки выходного каскада дис- и инвертор 3 тактовых импульсов управ-кретно-аналоговой линии задержки, в нее ляют работой ключей 7, 17, ..., и 8, 9, ...дополнительно введены сумматор, вычита- соответственно, обеспечивая сдвиг отсчетов55 тель и интегратор, причем выход второго входного сигнала сумматора вдоль каска-буферного повторителя/V-ro каскада задерж- дов линии задержки. Таким образом, за-ки, являющийся выходом дискретно-аналого- держка сигнала в линии равна Т,вой линии задержки, соединен с инвертирующим входом вычитателя, выход первого буферного повторителя первого каскада дискретно-аналоговой линии задержки соединен с неинвертирующим входом вычитателя, выход которого через интегратор под- 5 када задержки.

ключен к второму входу сумматора, первый вход сумматора является входом дискретно-аналоговой линии задержки, а выход сумматора соединен с входом первого кас

Изобретение предназначено для использования в радиоэлектронной аппаратуре различного назначения. Цель изобретения - расширение динамического диапазона задерживаемых сигналов. Устройство содержит генератор 2 тактовых импульсов, инвертор 3 тактовых импульсов, каскад 4 лин11 1 задержки, ключи 7-9 и 17, буферные повторию- ли (П) 10-12 и 19 и Л -каскад 16 задержки. Оптимальное входное сменюнил- обеспечивается за счет введения в схем вычитателя 5 и интегратора 6. Для roixi вычитаются и интегрируются напряжении на выхо.а.е П 10 каскада 4 .тип; з;;- держки и П 11 каскада 16 .umiiii чп держки. Проинтегрированная разность с : мируется с в.ходным сигналом. Таког включение обеспечивает мшипиыыю можный разброс значений паразитных емкостей в ключах 7-9 и 17 и. кгич слсм ствие, - минимальный уровень наводок импульсов управления ключахп на входно сигнал и равенство постоянных HanpH ciiiiii в каскадах 4 и 16 линии задержки. 2 ил.

AU

00

II

II

/

, l

UBj(opt

.

UBj(3

Фиг. 2