Устройство для управления тиристорами переключателя питания @ -фазной нагрузки переменного напряжения Советский патент 1987 года по МПК H02J9/06 

Изобретение относится к управлени низковольтными бесконтактными аппаратами, а именно к устройствам для переключения нагрузки переменного напряжения на другой источник питания при отклонении параметров питающей сети основного источника за допустимые пределы, и может широко использоваться в области электроснабжения ответственных потребителей, не допускающих перерыва питания более половины периода питающего напряжени

Известно устройство для управления тиристорами переключателя питания га-фазной нагрузки переменного напряжения, содержащее встречно-параллельные тиристоры в т-фазах обоих источников,.объединенных на нагрузке, блоки управления тиристорами, блоки токовой защиты, датчики напряжения и логические схемы каждой сети, входы логических схем подключены к выходам блока токовой защиты и датчикам напряжения, а выходы - к блокам управления соответствующего тиристора.

Недостатками указанного устройства являются низкая надежность переключения при получении сигналов о работе тиристоров по датчикам тока потребителя: при пробое в тиристорах основной и резервной сети даже при синхронных источниках в момент переключения происходит отказ переключателя, при пробое при несинхронных источниках потребитель теряет питание ; трудность реализации датчиков нуля тока потребителя для оценки работы на уровне токов удержания тиристоров; необходимость вьщачи сигналов управления в момент равенства величины напряжения основной и резервной сети, что увеличивает время переключения.

Наиболее близким к предлагаемому является устройство для управления тиристорами переключателя питания - фазной нагрузки переменного напряжения, содержащее основной и резервньй каналы питания, соединенные с нагрузкой, причем каждая фаза канала питания содержит встречно-параллельные тиристоры, блоки управления тиристорами, датчики проводимости по числу тиристоров, датчики напряжения основного и pesepBHOJ o каналов и блок логики, состоящий из первого элемента ИНВЕРСИЯ, вход которого соединен с

5

тк. рмым пходсм fuK.iKa лси ики, а пыход через первый иход порвого элемента И, первый их(д элемента ИЛИ соединен с первым выходом блока логики, второй вход блока логики соединен с вторым входом первого блока И и входом второго элемента ИНВЕРСИЯ, выход которого соединен с вторым выходом блока логики и первым входом второго элемента И, второй вход которого соединен с третьим входом блока логики, а выход - с вторым входом элемента ИЛИ, причем к первому входу блок логики подключен выход датчика напряжения своего канала, к третьему входу - выход датчика напряжения другого канала, второй вход блока логики основного канала через ключ переключения приоритета соединен с источником сиг- нала логической 1, второй вход блока логики резервного канала соединен с первым выходом блока логики основного канала.

- Недостатками известного технического рещения являются необходимость схемы синхронизации для формирования импульсов управления с учетом коэффициента мощности нагрузки, что не всегда обеспечивает все режим-ы для нагрузки-, отсутствие возможности четко работать при широком диапазоне коэффициента мощности нагрузки; некоторое усложнение схемы и соответственно снюкение надежности; усложнение

5 реализации схемы контроля системы управления тиристорами и работоспо-- собности самих тиристоров.

Целью изобретения является обеспечение оптимальной синхронизации уп- ; равляющих сигналов при переменных коэффициентах нагрузки для повышения надежности электроснабжения ответственных потребителей. I

Поставленная цель достигается тем, что в устройстве для управления тиристорами переключателя питания т-фаз- ной нагрузки переменного напряжения, содержащее основной и резервный канап лы питания, соединенные с нагрузкой, каж,чая фаза канала питания содержит встречно-параллельные тиристоры, блоки управления тиристорами, датчики проводимости по числу тирисг торов, датчики напряжения основного и резервного каналов и блок логики, состоящий из первого элемента ИНВЕРСИЯ, вход которого соединен с первым входом блока логики, а выход через

0

0

первый вход первого элемента И, первый вход элемента ИЛИ соединен с первым выходом блока логики, второй вход блока логики соединен с вторым входом первого блока И и .входом вто- рого элемента ИНВЕРСИЯ, выход которого соединен с вторым выходом блока логики и первым входом второго элемента И, второй вход которого соединен с третьим входом блока логики, а выход - с вторым входом элемента ИЛИ, причем к первому входу блоков логики подключен выход датчика напряжения своего канала, к третьему входу - выход датчика напряжения другого канала, второй вход блока логики основного канала через ключ переключения приоритета соединен с источником сигнала логической единицы, второй вход блока логики резервного канала соединен с первьм выходом блока логики основного канала, в цепь управления каждым тиристором введены логический элемент И и блок задержки включения управляющего сигнала, причем один вход логического элемента И каждого тиристора подключен к второму выходу блока логики данного кана

ла, второй вход - к выходу датчика проводимости противоположной полярности тиристора данного канала, а третий --К выходу блока задержки включения, сое:диненного с датчиком проводимости противоположной полярности тиристора другого канала.

На фиг. 1 изображена блок-схема устройства для переключения нагрузки переменного напряжения (показана одна фаза), на фиг. 2 - схема, блока логики переключателя питания; на фиг. 3 - приведены временные диаграммы, поясняющие работу устройства.

На чертежах приняты следующие обозначения: 1.1 и 1.2 - источники питания переменного напряжения, 2.1, 3.1, 2.2 и 3.2 - датчики проводимосчиков тока, фиксирующих проводящее и закрытое состояние тиристоров, причем уровень тока фиксации должен быть меньше тока удержания тиристора (предпочтительно использование датчика в вице высокочастотного генератора, замкнутого на тиристор); .5, 5.1, 4.2 и 5.2 - силовые тиристоры переключателя-, 6.1 и 6.2 - трансформаторы датчика напряжения; 7.1 и 7.2 - датчики напряжения; 8.1, 8.2, 9.1

5

0

5

0

5

0

5

0

5

и 9.2 - блоки управления тиристорами, выполненные по любой известной схеме, позволяющей формировать широкий импульс управления на тиристорах-, 10.1, 10.2, 11,1 и 11.2 - логические элемента И; 12.1 и 12.2 - блоки лопжи; 13.1, 14.1, 13.2 и 14.2 - блоки задержки , 15 - нагрузка; 16 - ключ переключения приоритета , 17 - jHCTO4HnK сигнала логической единицы; 18 и 19 - логические элементы ИНВЕРСИЯ; 20 и 21 - логические элементы И блока логики; 22 - логическтг элемент ИЛИ, 23.1 и 23,2 - первьй вход блока логики 24.1 и 24.2 - второй вход блока логики; 25.1 и 25,2 - третий вход блока логики; 26,1 и 26.2 - первый выход блока логики; 27,1 и 27.2 - второй выход блока логики.

Устройство состоит из основного и резервного каналов, идентичных между собой. Источники 11 и 12 питания через встречно-параллельные тирирто- ры 4.1, 5.1, 4,2,, 5.2 подключены к нагрузке 15, При этом каждый источник питания имеет трансформаторы 6.1 и 6,2 и датчики 7.1 и 7.2 напряжения для контроля параметров сети. Калздый тиристор схемы соединен с соответствующим датчиком 2.1, 3,1, 2.2 и 3.2 проводимости и блоками 8.1, 9,1,8,2 и 9.2 управления. Блоки 12,1 и 12,2 логики имеют входы от датчиков напряжения обоих источников, от схемы приоритета (в первой схеме 12.1 - вход 24.1 от источника логической единицы 17 через тумблер 16, а во второй схеме 12.2 - вход 24.2 от выхода 26.1 блока 12,1 логики.

Выходы 27,1 и 27,2 блоков логики подключены к первому входу логических элементов И 10.1 и 11.1 (10.2 и 11.2). К второму входу тех же логических элементов И подключены выходы датчиков проводимости противоположной полярности в данной фазе, а к третьему входу - выходы блоков 13.1 и 14.1 (13.2 и 14,2) задержки включения от блока проводимости противоположной полярности тиристора другого канала.

В блоке 12.1 (12,2) логики на вход 23.1 (23.2) подается сигнал от датчика напряжения своего канала, а на вход 25.1 (25.2) - от другого канала. На вход 2 блока 12.1 подается сигнал логической единицы 17 а инверсный сигнал после лопгческого элемента 19 (выход 26.1 блока 12.1) на вход 24,2 блока i2.2 логики. Выход 23.1 (23.2) блока 12.1 (12.2) логики после логических: элементов 18,, 20, 21 и 22 соединен с логическими элементами 10.1 и 11.1 (10.2 и 11.2) 5 для управления соответствующими силовыми тиристорами.

В нормальном режиме включены тиристоры основной сетн, при этом форса на тиристор от блока 9.1 (9.2). При окончании проводимости тиристоров 4.1 и 4.2 датчики 2.1 и 2.2 проводимости выдают сигналы логической единицы на вход логического элемента 11.1 (11.2), что вызывает формирование импульса управления на тиристоре 5.1 (5.2) от блока 9.1 (9.2). Таким образом, без дополнительных

мирование управляющих сигналов в дан- цепей синхронизации обеспечивается раной фазе осуществляют для каждого бота противовключенных тиристоров.

тиристора, когда не проводит тиристор противоположной полярности, т.е. происходит формирование управляющих сигналов- длительностью 180 эл.град.- в полном соответствии с коэффициентом мощности нагрузки (фиг. 3, кривые 29 и 29 напряжения) . При отклонении параметров питающей сети от заданного уровня сни -1ают управляющие сигналы с тиристоров данной сети и одновременно подают управляющие сигна;гты на тиристоры резервной сети, при этом включают тиристор той же полярности, что и проводящий тиристор основной сети, а после закрытия указанного тиристора задерживают команду на включение

кий сигнал на входы блоков 23.1 и 25.2 логики для откгпочения тиристоров одного источника и включения второго. При проводящем состоянии тиристора 4.Г блок 12.2 логики.подает сигвторого встречно-параллельного тиристора в резервной сети на время, боль- -30 нал управления на логические элемен- гаее времени восстановления тиристо- ты 10.2 и 11.2, а датчик 2.1 про- ра (переходные процессы и диаграммы водимости, вьщавая хюгический нулевой выходных напряжений блоков 2.1, 3.1, сигнал на логически : элемент 11.2, 8.1, 9.1, 2.2, 3.2, 8.2 и 9.2 показаны соответственно на кривых 28-35.

не разрешает вк.лючекие тщэистора 5.2, 35 непроводящий тирястор 5.1 не запрещает включение тиристора 4.2, который, включается.

Предлагаемое устройство работает следз тощим образ ом о

Ключом 16 приоритета от источника 17 логического сигнала включается любой тирнсторный ключ (4.1 и 5.1 или 4.2 и 5.2) и нагрузка подключается к соответств; тащему источншсу питания, .При вклточенном положении любого тиристорного ключа на выходе 23.1 (23;2) логической схемы 12.1 (12.2) формируется .логическая единица и поступает на первые входы логических элементов 10.1 (10.2) и 11.1 (11.2). Учитывая, что тиристоркьш ключ друго- го источника находится :в закрытом состоянии, на третьи входы элементов 10.1 (10,2) и 11.1 (11.2) также поступают логические един1: цы. Датчик 2.1 (2.2) проводимости включенного тиристорного ключа ф.ормируют при :зк1даченном состоянии тиристора нуле- зой сигнал для логического элемента °11.1 (11.2), запрещая подачу импуль

са на тиристор от блока 9.1 (9.2). При окончании проводимости тиристоров 4.1 и 4.2 датчики 2.1 и 2.2 проводимости выдают сигналы логической единицы на вход логического элемента 11.1 (11.2), что вызывает формирование импульса управления на тиристоре 5.1 (5.2) от блока 9.1 (9.2). Таким образом, без дополнительных

цепей синхронизации обеспечивается работа противовключенных тиристоров.

формируя импульсы управления в проти- вофазе с длительностью по 180 эл.град. При этом при изменении cos Cf нагрузки

схема автоматически выбирает режим управления тиристорами, выполняя вышеуказанные параметры, т.е. при изменении фазы тока автоматически изменяется фаза управления тиристорами, сохраняя на нагрузке синусоидальное напряжение.

При отклонении уровня напряжения на источнике питания: схема датчика 7.1 (7.2) напряжен:ня подает логичес-

кий сигнал на входы блоков 23.1 и 25.2 логики для откгпочения тиристоров одного источника и включения второго. При проводящем состоянии тиристора 4.Г блок 12.2 логики.подает сигнал управления на логические элемен- ты 10.2 и 11.2, а датчик 2.1 про- водимости, вьщавая хюгический нулевой сигнал на логически : элемент 11.2,

ал управления на логические элемен- ты 10.2 и 11.2, а датчик 2.1 про- водимости, вьщавая хюгический нулевой сигнал на логически : элемент 11.2,

не разрешает вк.лючекие тщэистора 5.2, епроводящий тирястор 5.1 не запрещает включение тиристора 4.2, который, включается.

Датчик проводимости, как правило, достаточно точно определяет от- крытое или закрытое состояние, -но не дает информацию о времени восстановления тиристора. Поэтому после прекращения проводимости данного тиристора датчик проводимости дает на выходе сигнал логической единицы, что вызывает включение тиристора про тиво- положной полярности и соответственно - режим короткого замыкания между вумя источниками питания.

Q

Для ликвидации этого режима в каждом канале управления тиристора устанавливаются элементы 13.1 (13.2) и 14.1 (14.2) задержки на время вос- 5 становления тиристора, т.е. при закрытии каждого тиристора данного плеча противоположной полярности. Задержка устанавливается в зависимости от характеристик тиристора.

Таким образом, в переключателе питания т-фаэной нагрузки переменного напряжения выполняется оптимальная синхронизация управляющих сигналов в функции проводимости каждого 5 ла на другой без нарушения работы тиристора при различных коэффициен- .нагрузки.

W

Ш() 2.1(24.2) 25,1f25.2}

о00

р

Фа г. г

тах мощности нагрузки, что исключает дополнительные цепи синхронизации блока управления тиристорами и обеспечивает переключение с одного канаmf(26.2)

20

21

2i

27.1(27.2)

о

J5

Фиг.З

Редактор Л.Повхан

Составитель Г, Дамская

Техред В.Кадар Корректор М.Демчик

Заказ 2664/54Тираж 618 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 1130.35, Москва, Ж-35, Раушская наб. , д. 4/5

- ---------------.- --.- -,-------....-.- ---.-.-.- «.„ ., и..,и« .

Производственно-полиграфическое предприятие, г.Ужгород, ул,Проектная, 4