Устройство преобразования входного двоичного сигнала в телеграфный сигнал Советский патент 1987 года по МПК H04L25/20 

Изобретение относится к электросвязи и может быть использовано для сопряжения источников цифровой инфор- MatpiH с телеграфными каналами связи.

Цель изобретения - уменьшение пот- ребляемой мощности за счет исключения делителей напряжения.

На чертеже представлена принципиальная электрическая схема устройства преобразования входного двоичного сигнала в телеграфный сигнал.

Устройство преобразования входного двоичного сигнала в телеграфный сигнал содержит двухполярный источник 1 питания, двухполярный источник 2 смещения, п-р-п-фазоинвертирующий транзистор 3, р-п-р-фазоинвертирую- щий транзистор 4, первый и второй ограничители 5 и 6 тока, первый и второй диоды 7 и 8, р-п-р-выходной транзистор 9, п-р-п-выходной транзистор 10 и первый - седьмой резисторы 11-17 соответственно, а каждый ограничитель тока содержит первый и второй транзисторы 18 и 19 и первый и второй резисторы 20 и 21 соответственно.

Устройство преобразования входног двоичного сигнала в телеграфный сигнал работает следующим образом.

При подаче на блокировочные входы устройства напряжений, при которых первый и второй диоды 7 и 8 закрыты, ,и при наличии на сигнальном входе логической единицы, п-р-п-фазоинвер- тирующий транзистор 3 открыт и насыщен, а р-п-р-фазоинвертирующий транзистор 4 закрыт. Закрыт также п-р-п- выходной транзистор 10, а р-п-р-выходной транзистор 9 открыт. На базу второго транзистора 19 первого ограничителя 5 тока через первый резисто 20 поступает напряжение положительно полярности, которое открывает этот транзистор. Через открытый первый транзистор 19 первого ограничителя 5 тока относительно его эмиттера подают отпирающий потенциал, что приводит к открыванию первого транзистора 18 первого ограничителя 5 тока, что в свою очередь вызьшает шунтирование первого резистора 20 и на выходе устройства появляется потенциал положительной полярности, равный разности напряжений на плюсовой шине источника 1 питания и падений напряжений на открытых выходном р-п-р

5

0

5

транзисторе 9 и первом транзисторе

18первого ограничителя 5 тока. При наличии на сигнальном входе

устройства логического нуля открыт и насыщен р-п-р-фазоинвертирующий транзистор 4, открыт также вьгходной п-р-п-транзистор 10, а транзисторы 3 и 9 закрыты. На базу второго транзистора 19 второго ограничителя 6 тока через первый резистор 20 посту- пает напряжение отрицательной полярности, открывающее его. Через открытый транзистор 19 второго ограничителя 6 Тока на базу первого транзистора 18 относительно его эмиттера подают отпирающий потенциал и этот транзистор открывается. Открытый транзистор 18 шунтирует первый резистор 20 второго ограничителя тока и на выходе устройства появляется сигнал отрицательной полярности.

При перегрузке, возникающей из-за короткого замыкания в линии, подключаемой к выходу устройства, или при появлении в ней встречного напряжения происходит следующее. Если при этом на входе устройства действует сигнал логической единицы, то на базу второго транзистора 19 первого ограничителя 5 тока поступает запирающий потенциал, что вызывает запирание также и первого транзистора 18, в результате чего через второй транзистор

19течет небольшой ток, величина ко- 5 торого зависит от величины первого

резистора 20, определяющего также и величину тока, отбираемого от плюсовой шины источника 1 питания. Аналогичные процессы протекают

0 во втором ограничителе 6 тока при наличии на сигнальном входе устройства сигнала логического нуля и при коротком замыкании в линии или при появлении в ней встречного напряже5 ния.

При необходимости блокировки устройства на его блокировочные входы необходимо подать напряжения,. отк15ы- вакяцйе диоды 7 и 8: Us «i Ue, - Ua

Uc

0

0

5л, см1и

где и

5

VP и и

j.np ,

падение напряжения на открытом диоде; напряжения смещения на плюсовой и минусовой шинах источника 2 смещения. Таким образом, предлагаемое устройство по сравнению с известньм

СМ7

из-за отсутствия делителей напряжения в ограничителях тока потребляет и рассеивает меньшую мощность и менее критично к разбросу номиналов резисторов и параметров используемых тран- зисторов.

Формула изобретения

1. Устройство преобразования вход- ного двоичного сигнала в телеграфный сигнал, содержащее двухполярные источник питания и смещения, два фазо- инвертирующих транзистора разного типа проводимостей, два ограничителя тока, два диода и два выходньк транзистора разного типа .проводимости, причем база р-п-р-выходного транзистора через первый резистор соединена с коллектором п-р-п-фазоинвертирую- щего транзистора, база п-р-п-выходного транзистора чер.ез второй резистор подключена к коллектору р-п-р-фазоин- вертирующего транзистора, анод первого диода соединен с базой п-р-п- фазоинвертирующего транзистора и первым выводом третьего резистора, катод второго диода подключен к базе р-п-р- фазоинвертирующего транзистора и первому выходу четвертого резистора, вторые выводы третьего и четвертого резисторов объединены с сигнальным входом устройства, блокировочными входами которого являются катод и анод первого и второго диодов соответст- венно, при этом эмиттеры фазоинверти- рующих транзисторов подключены к соответствующим шинам источника смещения, первые выводы пятого, шестого

Редактор М.Петрова

Составитель В.Зенкин

Техред М.Ходанич Корректор М.Шароши

Заказ 2669/57Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4,

и седьмого резисторов соединены соответственно с плюсово и минусовой шинами источника питания и общей щи- .ной, отличающееся тем, что, с целью уменьшения потребляемой мощности за счет исключения делителей напряжения, вторые выводы пятого и шестого резисторов соединены с базами соответственно р-п-р-и п-р-п-вы- ходных транзисторов, эмиттеры которых соединены соответственно с плюсовой и минусовой шинами источника питания, коллекторы выходных транзисторов соединены с входами соответствующих ограничителей тока, основные и дополнительные выходы которых соединены соответственно с выходом устройства и вторым выводом Седьмого резистора.

2. Устройство по П.1, о т л и- чающееся тем, что каждый ограничитель тока выполнен на парах транзисторов разного типа проводимостей, причем эмиттер первого транзистора соединен с первым выводом первого резистора и через второй резистор с коллектором второго транзистора и базой первого транзистора, коллектор которого объединен с базой второго транзистора, вторым выводом первого резистора и является основным выходом ограничителя тока, входом и дополнительным выходом которого являются эмиттеры первого и второго транзисторов соответственно, при этом первый транзистор первого ограйичи- теля тока и второй транзистор второго ограничителя тока являются транзисторами р-п-р типа проводимости.

Изобретение относится к электросвязи. Цель Изобретения - уменьшение потребляемой мощности за счет исключения делителей напряжения. Устр-во содержит двухполярныа источники 1 и 2 питания и смещения, п-р-п- и р-п-р- фазоинвертирующие транзисторы (Т) 3 и 4, диоды 7 и 8, р-п-р- и п-р-п-вы- ходные Т 9 и 10, резисторы 11-17 и ограничители 5 и 6 тока, вьтолненные каждый из Т 18 и 19 и резисторов 20 и 21. Из-за отсутствия делителей напряжения в ограничителях 5 и 6 тока данное устр-во потребляет и рассеивает меньшую мощность и менее критично к разбросу номиналов резисторов и параметров используемых Т. Устр-во по п.2, ф-лы отличается выполнением ограничителей 5 и 6 тока. 1 з.п. ф-лы, 1 ИЛ-. (Л :о о со