Устройство для сортировки Советский патент 1987 года по МПК G06F17/00 

11

Изобретение относитсл к п,1числн- телыюй технике и может 6;,n i. использовано для разбраковки и сортировки деталей на группы для последующе} сборки с заданной партией контрде- тале 11.

Цель изобретения - умен,и ение уровня неяавершеннот о произвоцстпа при последующей комплектации деталей.- .

На фиг.1 приведена схема устройства; на фиг,2 - графическое пояснение принципа неоднозначпоГ сортироп ки деталей на группы.

Устройство содержит преобразова- т(шь 1 анллог-код, элемент И 2, схемы 3 II 4 срппиения, регистр 5 верхней границы, регистр 6 нижней границы, регистр 7 устапсь:, генератор 8 тактовых импульсоп, триггер 9, элемент И 10, счетчики И и 1, регистр 13 остатков, регистр1Л 1Д и 15, схему 16 сравнения, лепшфратор 17 ну ля , элементы И 18, сумматор, 19 и 20 счетчики 21 и 22, к(5ммутатор 23 и блок 24 индикации.

При неоднозначной сортировке деталь по значению параметра относится к одному из диапазо юп сор riipoi rii. Вличина каждого диапазона равна вели- чине г руниового / опуска но когггрдета лям и выбрана таким образом, чтобы i;,eTajin, нопада.ощие п i диапазон сор тирокчси, могли соединяться с контр- де/галл и л,иух групп (j i-, -1) , .1ля обесиечения этог о по крайним диапа зонаь сортировк и при .необходимости вводят1;я фиктивные группы контрдеталей. Поело О11ред1 тел1ия принадлелаюс- ти детали к диапазону ее еле- дует отнести к одной из ных групп. Выбор осуи ествляется ио априорно заданной информации о составе партии контрдеталей. Сортируемая деталь относится к той из двух воз- можных групп, по которой больше остаток контрдеталей, не имеющих еще партнеров для комплектации среди рас сортирован} ых деталей. Исходные значения остатков задаются известным распределением контрдеталей в нод- готонлеи шй партии, после сортировки кал;дой детали соответствуют остато контрдеталей уменьдкается на еди(Н1цу.

Стрепками ((1)иг,2) показан пример сортировки первой детали обрабггтывае- мой партии. Последовательност, поступг jieun) деталей сортиро ку п1П веде5

23

О

5 О 5 0

5

19 2

на в таблице, количество сортируемых детале) по диапазонам сортировки дано на фиг . 2 .Там же приведены заданные количества bj контрдеталей и полученные aj количества рассортированных деталей по сортировочным группам, Результа- Т1. приведенного примера показывают, что при последующей погрупповой комп- лектатщи собрано 38 прецизионных пар. Это указывает на оптимизирующее действие описанной неоднозначной сортировки, так как однозначная сортировка тех же деталей приводит в последующем к сборке лишь 29 пар. I

Усп ройспво работает следующим образом.

Преобразователь 1 аналог-код преобразует велич И1у измеряемого параметра детали в цифровой код, который поступает на входы схем 3 и 4 сравнения. По сигналу Конец преобразования с преобразователя 1 аналог- кол, устанавливается в единичное состояние триггер 9,. разрешая прохождение тактовых импульсов с генератора 8 тактовых импульсов через элемент И 10, Под действием тактовых импульсов с выхода элемента И 10 ин|1юрмадия в регистрах 5-7 сдвигается, и в определенный момент в регистрах границ уставок находится код верхней границы (регистр 5) и код нижней границы (регистр 6). Этот момент выявляется по появлению импульса на выходе счетчика 11, имею- v.cro коэ|1)фйциент пересчета, равный тактовому периоду между кодами соседних границ, записанных в последовательном коде в регистре 7 ус- TaiiOK, а счетчик 12 подсчитывает число таких периодов, которое соответствует номеру младшей (j-i) из двух сортировочных групп, к которым может б.1ть отнесена данная деталь. Счетчик 21 также подсчитывает число этих периодов, но за счет предварительной установки и исключения нулевого состояния его содержимое всегда на единицу больше содержимого счетчика 12, что соответствует номеру старшей () из двух сортировочных групп, к которым может быть отнесена данная деталь.Коды со счетчиков 12 и 21 подаются на информационные входы коммутатора 23, с выхода которого один из этих кодов подается на вход блока 24 индикации.

31

Выбор того или иного кода осущестляется подачей управляющих сигналов на управляющие входы коммутатора 23 с выходов схемы 16 сравнения, которая срабатывает при поступлении стро бирующего сигнала с выхода элемента И 2, Сигнал на выходе элемента И 2 появляется при совпадении сигналов с выхода счетчика 11 и выходов схем 3 и 4 сравнения. Схема 3 уравнения срабатывает, если код параметра меньше кода верхней границы уставки, а схема Д сравнения срабатывает, если код параметра больше кода нижней границы уставки, т.е. если параметр находится в пределах допуска данной группы сортировки, появляется сигнал на выходе элемента И 2. Поскольку регистры 13-15 образуют информационное кольцо, а тактовые вхо- ды сдвига объединены и подключены к выходу элемента И 10, то к моменту появления сигнала на выходе элемента И 2 в регистре 15 содержится остаток контрдеталей по данной (j-i) сортировочной группе, а в регистре 14 - остаток контрдеталей по следующей () сортировочной группе. Коды, содержащиеся в регистрах 14 и 15, сравниваются на схеме 16 сравнения. Если код в регистре 14 меньше или равен коду в ре- гистре 15, сигналом с выхода схемы 1 сравнения, поступающим на управляющий вход коммутатора 23, разрешается прохождение кода со счетчика 12, соответствующего номеру данной сортировочной группы, на блок 24 индикации. Этим же сигналом с второго выхода схемы 16 сравнения произво- дится запись в регистр 15 нового остатка контрдеталей в группе, который меньше предьщущего на единицу Вычитание единицы из предыдущего остатка контрдеталей осуществляется сумматором 20, на вход которого подается код с выходов регистра 15, а на другой вход поданы логические единицы (т.е. число 1 в дополните

ном коде). Если код в регистре 14 больше кода в регистре 15, сигналом с первого выхода.схемы 16 сравнения, поступающим на управляющий вход коммутатора 23, разрешается прохождение кода со счетчика 21, соответствующего номеру следующей сортировочной группы, на блок 24 индикации. Этим же сигналом с первого выхода

5

23

5О 0 35 5

0

45

50

55

194

схемы 16 сравнения производится запись в регистр 14 нового остатка контрдеталей н группе, который меньше предыдущего на единицу. Вычитание единицы из предыдущего ocTaTj a клэнтр- деталей осуществляется сумматором 19, на входы которого подается код с выхода регистра 14, а на второй вход поданы лог ические единицы (т.е. число --1 в дополнительном коде). Вычитание ЕДИНИЦЫ из кода, содержащегося в регистре 15, может продолжаться до тех пор,, пока содержимое регистра 15 не станет ранным нулю, что выявляется дешифратором 17 нуля, сигналом с выхода которого поступающим на вход элемента И 18, запрещается прохождение импульса с выхода схемы

16 сравнения на вход записи регистра 15. Счетчик 22 служит для обнаружения брака. Тактовый вход счетчика 22 соединен с выходом счетчика 11, а вход обнуления счетчика 22 подключен к выходу элемента И 2. Выход счетчика 22, коэффициент пересчета которого равен числу сортировочных групп, подключен к индикатору брака в блоке 24 индикации. Таким образом, если деталь сопоставлена со всеми возможными границами и не отлесена ни к одной из сортировочных групп (т.е. не поступит сигнал на вход обнуления счетчика 22), с выхода счетчика 22 на вход блока 24 индикации поступает сигнал, разрушающий индикацию брака. Этот же сигнал, поступающий на один из входов установки в нулевое состояние триггера 9, прекращает поступление тактовых импульсов с выхода элемента И 10. Триггер 9 устанавливается в нулевое состояние так же и по сигналу с вьжода элемента И 2. Ввод уставок в регистр 7 и регистр 5 и ввод в регистр 13 и регистр 14 исходного сигнала контрдеталей в группах осуществляется перед началом работы устройства. С целью упрощения изображения структурной схемь устройства цепи ввода и начальной установки (фиг.1) не показаны.

Формула изобретения

Устройство для сортировки, содержащее блок индикации, преобразователь аналог-кода, информационный вход которого является информационным входом устройства, а информационный выход

соединен с первым входами первой и второй схем сравнения, регистр границы, первый информационный выход которого соединен с вторым входом первой схемы сравнения, второй информационный выход подключен к инфopмaциoннo ry входу регистра нижней границы, первый ин- формлционный в()1ход которого соединен с вторым входом второй схемы сравнения, второй информационный выход подключен к информационному входу регистра уставок, информационный в ;1ход которого соединен с информационным входом регистра верхней границы, входы сдвига регистра ус- тапок, регистра верхней границы и рс 1-истра нижнв границы подключены к И1.1ХОДУ норного элемента И, нер- ВЫ1 вход которого соединен с выходом г снсратора тактовых импульсов, выход первого элемента И соединен с счетн 1м входом первого счетчика, выход нс ренолнения которого соединен с его установочным входом, с счетным вxoдo пторого счетчика и с первым НХОД1.1М второго элемента И, второй и третий входы которого подключены соот1зетстпснно к выходам первой и вторслЧ схем сравнения, о т л и- ч а 10 щ е е с я тем, что, с целью У1и-:лячеиия производительности за счет неоднозначной сорт1 ровки, в него введены два регистра, регистр остатков, третий элеме т И, третья схема срав- нени5 , дсчлифратор , триг гер, два cy мaтopa, тротиГ; и четвертый счетчики и коммутатор, выход которого под- клиочен к первому информационному входу блока индикации, выход регистра остатков соединен с первым информационным входом первого регистра, первый информационный выход которого соединен с первым информационным входом пторого 1Ц1ОННЫЙ выход которого соеди}1ен с инфо{)мационным входом регистра остат- i:oB, ВХОДИ сдвига первого и второ)0

15

20

25

30

35

40

го регистров и регистра остатков подключены к,выходу первого элемента И, второй информационный выход первого регистра соединен с первым информационным входом третьей схемы сравнения и с входом первого слагаемого первого сумматора, второй и формационный выход второго регистра подключен к второму информационному входу третьей схемы сравнения, к входу первого слагаемого второго су матора и к входу дешифратора нуля, первый выход третьей схемы сравнения соединен с первым управляющим входом коммутатора и с входом записи первого регистра, второй выход соединен с вторым управляющим входом коммутатора и с первым входом третье го элемента И, выход первого сумматора соединен с вторым информационным входам первого регистра, выход второго сумматора соединен с вторым информационным входом второго регист ра, входы второго слагаемого первого и второго сумматоров соединены с входом константы устройства, выход дешифратора нуля соединен с вторым входом третьего элемента И, выход которого соединен с входом записи второго регистра, счетные входы третьего и четвертого счетчиков соедине ны с выходом переполнения первого счетчика, выходы второго и третьего счетчиков соединены соответственно с первым и вторым информационными входами коммутатора, выход четвертог счетчика подключен к второму информационному входу блока индикацци и к первому входу сброса триггера, прямой выход которого соединен с вто рым входом первого элемента И, вход установки триггера соединен с выходом конца преобразования преобразователя аналог-код, выход второго

регистра, первый информа- элемента И соединен с вторым входом

сброса триггера, с синхронизирующим входом третьей сх.емы сравнения и суста нопочным входом четвертого счетчика.

0

5

0

5

0

5

0

го регистров и регистра остатков подключены к,выходу первого элемента И, второй информационный выход первого регистра соединен с первым информационным входом третьей схемы сравнения и с входом первого слагаемого первого сумматора, второй информационный выход второго регистра подключен к второму информационному входу третьей схемы сравнения, к входу первого слагаемого второго сумматора и к входу дешифратора нуля, первый выход третьей схемы сравнения соединен с первым управляющим входом коммутатора и с входом записи первого регистра, второй выход соединен с вторым управляющим входом коммутатора и с первым входом третьего элемента И, выход первого сумматора соединен с вторым информационным входам первого регистра, выход второго сумматора соединен с вторым информационным входом второго регистра, входы второго слагаемого первого и второго сумматоров соединены с входом константы устройства, выход дешифратора нуля соединен с вторым входом третьего элемента И, выход которого соединен с входом записи второго регистра, счетные входы третьего и четвертого счетчиков соединены с выходом переполнения первого счетчика, выходы второго и третьего счетчиков соединены соответственно с первым и вторым информационными входами коммутатора, выход четвертого счетчика подключен к второму информационному входу блока индикацци и к первому входу сброса триггера, прямой выход которого соединен с вторым входом первого элемента И, вход установки триггера соединен с выходом конца преобразования преобразователя аналог-код, выход второго

элемента И соединен с вторым входом

сброса триггера, с синхронизирующим входом третьей сх.емы сравнения и суста- нопочным входом четвертого счетчика.

Изобретение относится к вычислительной технике. Целью изобретения является уменьшение уровня незавершенного производства при последующей ко1чплектации деталей. Устройство содержит преобразователь 1 аналог- код, элемент И 2, схемы 3,4 сравнения регистр 5 верхней границы, регистр 6 нижней границы, регистр 7 уставок, генератор 8 тактовых импульсов, триггер 9, элемент И 10, счетчики 11, 12, регистр 13 остатков, регистры 14, 15, схему 16 сравнения, дешифратор 17 нуля, элемент И 18, сумматоры 19, 20, счетчики 21, 22, коммутатор 23, блок 24 индикации. 1 табл., 2 ил. (/ с N3 с ipui.f