Параметрический импульсный стабилизатор постоянного напряжения Советский патент 1987 года по МПК G05F3/08 G05F1/56 

1 3 Изобретение относится к злектро- тех)ике, в частности к иромышленлости средств связи, и может использовано при построении источников вторичного электропитания автономной телевизионной аппаратуры, например переносных передающих телевизионных камер.

Цель изобретения - уменьшение габаритов и веса стабилизатора путем повышения частоты коммутации ключевого транзистора. I

На чертеже изображена структурная схема параметрического импульсного стабилизатора постоянного напряжения

Параметрический импульсный стабилизатор постоянного напряжения содер- жит последовательно соединенные и включенные в силовую тину ключевой транзистор 1 и сглаживающий LCD- фильтр, состоящий из диода 2, дросселя 3 и соединенного с выводами д.уш подключения к нагрузке конденсатора 4. Общая точка ключевого транзистора и дросселя соединена с инвepcньi входом интегратора 5, выход которогч) соединен с одним из входов компаратора 6. Другой вход компаратора через 7, например резистивньй соединен с прямым входом кнтег ратора и источником 8 опорного напряжения Второй вход сумматора подключен к выходу логического элемента 9. Задаю- ,щий генератор 10, оггределягощий рабо- чую частоту стабилизатора, соединен со счетным входом первого триггера 1j, выход которого подключен к счетному входу второго триггера 12 и одному из входов логического элемента 9. Другой вход логического элемента подключен к выходу второго триггера, определяющего скважность импульсов на выходе ключевого транзистора. Вход сброса второго триггера соединен с выходом компаратора. Счетные входы триггеров являются динамическими, т.е триггеры изменяют свое состояние только в моменты перепада потенциала на этих входах. Вход сброса второго триг гера статическшЧ, т,Р. триггер срабатывает при наличии напряжения определенного на этом входе. Выход логического элс мемта, выделяюш,его одинаковые coc j OHHim триггеров, сое- с вх(5дом клшчезого элемента,

Стабилиза 1Ч)р работает следуюпигм образом.

6 ,2

В каждом периоде коммутации ключевой транзистор 1 отпирается имг уль сами с выхода первого триггера 11, Импульсы нап15яжен1 я на выходе ключевого транзистора интегрируются интегратором 5 и при достижении напряжения на выходе интегратора суммы нЬ- пряжеккй на выходе логического элемента 9 и опорного срабатывает компаратор 6. Это вызьшает сброс второг триггера 12 и запирание ключевого транзистора. После срабатывания компаратора и переключения триггера 12 напряжение на выходе сумматора 7 уменьшается, что вызывает установку компаратора в первоначальное состояние. Напряжение на выходе интегратора Uyi продолжает уменьшаться до момента запирания ключевого транзистора 1 . С помош.ью логического элемента 9 и первого триггера 11 осуществляется ограничение длительности :С4пульсов ка уровне половины периода необходимое обеспечения устойчивой работы схемы. Таким образом5 установка компаратора в исходное состояние происходит кезавист-10 от задержки выключения транзистора 1 поэтому к приходу очередного импульса с выхода триггера 11 на выходе компаратора присутствует низкий логический уровень, что приводит к отпн- ранию транзистора 1. В этом случае максимальная рабочая частота определяется только частотными свойствами транзистора 1 и может быть существенно повышена.

Применение параметрического импульсного стабилизатора постоянного напряжения при построении источников вторичного электропитания перекосных телевизионных камер, к габаритам и весу которых предъявляются особые требования, обеспечивает уменьшение их размеров и веса. Это достигается тем, что гтредлагаемый стабилизатор позволяет повысить частоту коммутации силового ключа и снизить объем силовых реактивных элементов, определяющих общие paз.epы исто чника питания.

о р м у л а

j-i 3 о б р е т е и к я

1. Параметрический импульсный стабилизатор постоянного напряжения по авт.св. № 935929, о т-л и ч а м - щ и и с я тем, что, с целрзю уменьше313240164

НИН габаритов и веса стабилизатора матер, второй вход которого подклю- путем повышения частоты коммутации чен к выходу логич-еского элементами, ключевого транзистора, связь одного 2. Стабилизатор поп.1,отлн- входа компаратора с источником опор- чающийся тем, что сумматор вы- ного напряжения выполнена через сум- с полнен резистивным.

Изобретение относится к электротехнике , в частности к промьшшеннос- ти средств связи, может быть использовано при построении источников вторичного электропитания автономной тел евизионной аппаратуры. Целью изобретения является уменьшение габаритов и веса стабилизатора путем повышения частоты коммутации ключевого транзистора. Стабилизатор содержит ключевой транзистор 1, LCD-фильтр, интегратор 5, компаратор 6, сумматор 7, источник опорного иапряжеимя. 8, задающий генератор 10, два триггера 11, 12 и логический элемент 9. На вход интегратора 5 подается импульсное напряжение. Компаратор 6 сравнивает пилообразное нап1}яжение на выходе интегратора 5 и сумму напряжений, состоящую из опорного напряжения и напряжения управления ключевьм транзистором 1 с выхода логического элемента 9. Установка компаратора 6 в исходное состояние происходит вне зависимости от задержки включения транзистора 1 и таким образом исключается влияние на частоту коммутации задержек в схеме управления. Максимальная рабочая частота при этом определяется частотными свойствами транзистора 1 и может бьггь существенно повышена. 1 з.п. ф-лы, 1 ил. (/