Устройство для цифровой фильтрации Советский патент 1987 года по МПК G06F17/17 H03H17/00 

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных систем, функционирующих в реальном масштабе времени.

Цель изобретения - упрощение устройства.

На фиг.1 изображена схема устройства для цифровой фильтрации; на фиг. 2 - схема вычислительного блока.

В таблице дана диаграмма работы устройства при фильтрации двумерных сигналов (k 3, N 5).

Устройство содержит k вычислительных блоков 1.1, 1,2, ...5 l.k, блок 2 управления.

Вычислительный блок l.j (фиг,2, j 1,k) содержит узел 3,j постоян- ной памяти (емкостью k-frl ячеек), регистр 4.J коэффициента, умножитель 5.J сумматор 6.J, регистр 7,j результатов, коммутатор 8.J.

Блок 2 (фиг.1) содержит счетчик 9, коммутатор 10, дешифратор 11 и элемент ИЛИ-НЕ 12.

При выполнении фильтрации одномерных сигналов согласно формуле

у(п) Z uj(j)x(n-j + l),

k, k + 1,.

N

устройство работает следующим образом ,

Во время этой операции под воздей ствием сигнала Одномерная обработка, поступающего на вкод задания режима работы устройства, на выходе элемента ИЛИ-НЕ 12 формируется уровень логического О

передаваемый

на управляющий вход коммутатора 8,j. Под воздействием этого же сигнала Одномерная обработка на выходе ком- мутатора 10 пропускается код числа .k, передаваемый на адресные входы узлов постоянной памяти 3.jp в результате чего из ячейки с адресом k считьшсются коэффициент w(k-j+l), который в течение всей операции фиксируется в регистре 4.j коэффициента Через промежуток времени, равньй по крайней мере одному такту с момента подачи сигнала Одномерная обработ- ка, на вход умножителя 5.1 блока 1.1 со скоростью одного отсчета на такт начинают поступать отсчеты входной последовательности х(1),

Q

5

o

5

0

5

0

5 0 5

112

х(2),,.., x(N) (на второй информационный вход коммутатора 8.1 блока

.,1постоянно подается код О).

С целью упрощения описания дальнейшей работы устройства определим базовую операцию А, под которой понимают повторяющуюся совокупность действий, выполняемых в течение одного такта в блоке l.j. Базовая операция А вьтолняется следующим образом, В исходный момент времени в регистре 7.J результата хранится некоторый промежуточный результат b.j, а некоторый операнд A,j поступает на второй вход умножителя 5.J, на первый вход которого с выхода регистра коэффициента A,j поступает коэффициент w(k-j+l). Затем умножитель 5.J формирует произведение w(k-j+l) A.j, которое поступает на первый вход сумматора 6..J. Одновременно с выхода регистра результатов 7.J-1 на второй информационный вход коммутатора 8,j поступает промежуточньй результат Ь,J-1, который (поскольку на управляющий вход коммутатора 8.J подан логический О) передается на второй вход сумматора 6,j. Затем сумматор 6.J формирует сумму iu(k-j+l) A.j + + b.,j-lj которая с приходом тактового импульса записывается в регистр 7.J результатов.

Рассмотрим формирование произвольного отсчета у(п) выходной последовательности согласно выражению

-1

y(n)w(k)x(n-k+l)+w(k-I)x(n-k+2)+ + ... + w(l)x(n).

Такт n-k+1. На первый вход умножителя 5.1 поступает новый входной отсчет x(n-k H). В блоке 1.1 выполняется базовая операция А, в результате которой сумма у(п) 0 ,+ + u)(k)x(n-k+i) записывается в регистр 7.1 результатов.

Такт n-k+2, На вход умножителя

5.2поступает новый входной отсчет x(n-k+2). В блоке 1.2 выполняется базовая операция А, в результате ко- торрй сумма у(п) ,2. УМ +

+ Ц) (k-1) X (n-k+2 ) записывается в регистр 7.2 результатов.

Такт n-k+3. На вход умножителя

5.3поступает новый входной отсчет x(). В блоке 1,3 вьтолняется базовая операция А, в результате которой . у(п)з,

1

y(n)2 + u)(k-2)x(n-k+3) записывает- ся в регистр 7.3 результатов.

Такт п-1. В блоке 1.k-1 выполняется базовая операция А, в результате которой сумма у(п),, у(п). + + t(2)x(n-l) записьшается в регистр 7.k-1.

Такт п. В блоке 1.k выполняется базовая операция А, в результате ко- торой окончательное значение у(п) у(п) у(п). + 60(1 )х(п) запи- сьшаетс я в регистр 7.k, откуда поступает на выход устройства.

Таким же образом выполняется кор- реляция одномерных сигналов с той лишь разницей, что в узле 3.J постоянной памяти в ячейке с адресом k хранится коэффициент U)(j).

При выполнении фильтрации двумер- ных сигналов согласно выражению t 1

yCtti.n) II.w(t,j)x(m-t+l,n-j + l),

,ч, м где т,п k,k+l,..., N, устройство

работает следующим образом.

В исходном состоянии счетчик 9 по модулю k обнулен. Затем на вход задания режима работы устройства поступа ет сигнал Двумерная обработка, под воздействием которого счетчик 9 начинает реагировать на поступающие на его вход тактовые импульсы, осуществляя их счет по модулю k. Под воздействием этого же сигнала Двумерная обработка на вход коммута- тора 10 пропускается содержимое счетчика 9, передаваемое затем на адресный вход узлов 3.J постоянной памяти, В результате этого в течение такта с номером Т (где Т 1,2,...,) таким что Т (-1) из ячейки узла 3.j постоянной памяти с адресом -1 происходит микрооперация считывания коэф- фициента u(k-l+l, k-j+1), который в течение следующего такта фиксируется в регистре 4.j коэффициента. Содержимое счетчика 9 дешифрируется также с помощью дешифратора 11, на выходе которого в течение такта с номером Т таким, что Т I mod;) вырабатывается уровень логической l, под воздействием которого на выходе элемента ИЛИ-НЕ 12 формируется уро- вень логического О, передаваемый на управляющий вход коммутатора 8.J. В течение остальных тактов на выходе элемента ИЛИ-НЕ 12 вырабатывается

«

д

n

5

о 0 5 g g

11

уровень логической 1, передаваемый на управляющий вхбд коммутатора 8.J.

Таким образом, в течение такта с номером Т таким, что Т 1 modj, в блоке 1.j выполняется базовая операция А. В течение остальных тактов в блоке 1.J выполняется базовая операция В, которая от базовой операции А отличается лишь тем, что коммутатор 8.J (поскольку на его управляющий вход поступает логическая 1) передает на второй вход сумматора 6.J промежуточный результат b.j,хранящийся в регистре 7.J результатов. Через промежуток времени, равный одному такту с момента подачи сигнала

Двумерная обработка, на первые

входы всех .умножителей 5.J (j 1 ,k) со скоростью одного отсчета на такт начинают поступать отсчеты входного массива x(m,n) таким образом, что выполняется следующая закономерность. В течение тактов (m-k)kN+l-(m-k+l)kN (где m k,k+l,...,N) поступают те отсчеты входного массива, которые принадлежат строкам с номерами от (m-k+1) до т. При этом указанные устроки передаются по столбцам, т.е. в следующем порядке: x(m-k+r,l), x(m-k+2,l),..., x(m,l), x(m-k+l,2),

x(m-k+2,2),..., x(m,2) x(m-k +

+ 1,N), x(m-k+2,N),..., x(m,N).

Таким образом, в течение тактов (m-k)kN+l-( )kN на вход умножителя 5.1 поступают те отсчеты входного массива, которые участвуют в формировании т-й строки выходного массива, содержащей следующие отсчеты: y(in,k), y(m,k-H),..., y(m,N).

Рассмотрим формирование произвольного отсчета y(m,n) выходного массива согласно выражению y(in,n) w(k,k)x()+n-k+l)+ uj(k-l .k)x(in- -k+2, n-k+l) + ...+ w(l,k)x(m,n-k-H) + + t.)(k,k-l)x(m-k+l),n-k+2)+ uj(k-l,k - - l)x(m-k+2, n-k+2) + .,.-4- u)(l ,1) V i x(m,n) .

Такт R (m-k)kN+(n-k)k+l. Ha вход умножителя 5.1 поступает входной отсчет X(m-k+1), n-k+1). В блоке 1.1 выполняется базовая операция А, в результате которой в регистр 7.J результатов записьгоается сумма

y(m,m) 0+w(k,k)x(m-k+l),n-k+1).

Такт R+l. На вход умножителя 5.1 поступает новый входной отсчет x(ra-k+2, n-k+1). В блоке 1.1 выпол513

няется базовая операция В, Б результате которой в регистр 7.1 результатов записывается сумма yCmjn) y(m,n) + w(k-l,k) . x(m-k+2,n-k+l) Такт R+k-1. На вход умножителя

5.1поступает новый входной отсчет х(т, n-k+1). В блоке 1.1 выполняется базовая операция В, в результате которой в регистр 7.1 записывается сумма у(т,п), x(m,n),+ u)(l ,k)x(in,n- -k+1).

Такт R+k. Ha вход умножителя 5.2 поступает новый входной отсчет x(, n-k+2). В блоке 1.2 выполняется базовая операция А, в резуль- тате.которой в регистр 7,2 результатов записывается сумма у (т,п) 4-1 - y(m,n) + u(k,k-l )x(m-k+l, n-k+2).

Такт R+k+i. На вход умножителя

5.2поступает новый входной отсчет x(m-k+2j n-k+2). В блоке 1.2 выполняется базовая операция В, в результате которой в регистр 7,2 записывается сумма у(п1,п)2. y(in,n) +

+ w(k-l, k-l)x(in-k+2, n-k+2).

Такт R+k +1. Ha вход умножителя 5,k поступает новый входной отсчет x(m+1,п), В блоке 1,k выполняется базовая операция В, в результате которой в регистр результатов записыва ется сумма y(in,n)i y(m,n),i,2 + + u) (2,l)x(m+l ,n) /

Такт R + k.Ha вход умножителя 5.k поступает входной отсчет x(m,n). В блоке 1,k выполняется базовая one- рация В, в результате которой в регистр 7.k записывается сумма y(m,n) y(m,n)j,i y(m,n)j,a,+ w(l, l)x(m,n которая с выхода регистра 7,k посту- пает на выход устройства,

Таким же образом выполняется операция корреляции двумерных сигналов с той лишь разницей, что в ячейке узла 3.J постоянной памяти с адресом Е-1 хранится козффициент w(t,j).

Формула изо(5ретения

Устройство для цифровой фильтрации, содержащее k вычислитеЛьнь х бло ков (k-длина входной последовательности) и блок управления, первый и второй входы которого являются входами задания соответственно режима работы и точностных характеристик устройства, причем i-й (i l,k) вы116

числительный блок содержит узел постоянной памяти, регистр коэффициента умножитель, сумматор, коммутатор и регистр результатов, выход которого подключен к первому информационному входу коммутатора, выход умножителя подключен к первому входу сумматора, выход и второй информационный вход которого подключен соответственно к информационному входу регистра результатов и выходу коммутатора, выхо узла постоянной памяти подключен к информационному входу регистра коэффициента, выход которого подключен к первому входу умножителя, а второй информационный вход коммутатора первого вычислительного блока является первым информационным входом устройства, о тл ич ак щее с я тем, что, с целью упрощения устройства, первый вьгкод блока управления подключен к адресным входам узлов постоянной памяти всех вычислительных блоков, вторые входы умножителей которых соединень между собой и является вторым информационным входом устройства, выxo peгиcтpa результатов j-ro (j 1, k-l) вычислительного блока подключен к второму информационному входу.коммутатора (j+I)-ro вычислительного блока, а выход регистра результатов k-ro вычислительного блока является информационным выходом устройства, управляющие входы коммутаторов всех вычислительных блоков соединены между собой и подключены к второму входу блока управления, причем блок 5 равления содержит счетчик, коммутатор, дешифратор и элемент ИЛИ-НЕ, первьй вход которого подключен к выходу дешифратора, вход которого соединен с первым информационным входом коммутатора и подключен к информационному выходу счетчика, установочный вход которого соединен с вторым входом элемента ИЛИ-НЕ, управляющим входом коммутатора и является вторым входом блока управления, первым входом которого является второй информационный вход коммутатора, счетный вход счетчика является тактовым входом устройства, а выход коммутатора и выход элемента ИЛИ-НЕ являются соответственно первым и вторым выходами блока управления.

18 у(2,1)з У(2,1):г + х(4,1)ы (3,1)

3J

J

5J

ej

г

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных систем, функционирующих в реальном масштабе времени. Цель изобретения - упрощение устройства. Поставленная цель достигается за счет того, что устройство для цифровой фильтрации состоит из k вычислительных блоков (k - длина входной последовательности) и блока управления. Причем каждый вычислительный блок содержит узел постоянной памяти, регистр коэффициента, умножитель, сумматор, регистр результатов и коммутатор, а блок управления - счетчик 9, коммута- . с тор 10, дешифратор 11 и злемент Ш1И-НЕ 12. 2 ил., 1 табл. (Л П 1 СО 1C ел ел и 1.2 IK 1 Фиг.1

Редактор М.Бланар

Составитель А.Баранов Техред И,Попович

Заказ 3112/46Тираж 672Подписное

ВНШПИ Государствсгнного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г„Ужгород, ул.Проектная, 4

Фиг. 2

Корректор Е.Рошко