Адаптивное устройство для приема информации с удаленных рассредоточенных объектов Советский патент 1987 года по МПК G08C19/28 

Изобретение относится к телемеханике и может найти применение в телеметрических системах, аппаратуре передачи данных.

Цель изобретения - повышение быстродействия за счет параллельного и последовательного приема и упрощение устройства.

На чертеже приведена функциональная схема устройства.

Устройство содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, первые линейные блоки 3i-Зи, блоки 4i -4tti приема и контроля, второй линейный блок 5, первый дешифратор 6, второй дешифратор 7, первую 8i и вторую 9i -Эш группы элементов И, первый lOi -Ют и второй 111 -Пгм+) блоки элементов И, блок 12 отображения информации, счетчик 13, третью группу элементов И 14i -14m, четвертую 15i-15ti, пятую 16i -16«. и шестую 17, -17m, группы элементов И, первый 18 и второй 19 блоки памяти, с первого по пятый элементы ИЛИ 20-24, элементы И 25 и 26, группу 27i -27т-) элементов НЕ, элемент 28 задержки, регистр 29 сдвига, шифратор 30, первую ЗЬ -31я и вторую 32i -32ж группы элементов ИЛИ, коммутатор 33 и элемент НЕ 34.

Устройство работает следуюшим образом.

Из каналов связи на входы устройства спорадически поступает информация о состоянии п удаленных рассредоточенных объектов (только при возникновении изменений состояния объектов).

Пусть структура cooбuJ,eний от всех объектов выбрана одинаковой и для повышения достоверности приема информации применяются помехоустойчивое кодирование и информационная или решающая обратные связи. Процесс приема информации с объектов в устройстве разбивается на два этапа: поиск каналов с наличием информации от объектов и собственно прием и обработка сообщения. Каналы связи от объектов подключены к информационным входам коммутатора, осу1цествляющего полнодоступную коммутацию каналов к группе линейных блоков 3t -Згч и отдельному линейному блоку 5. Линейные блоки 5 и 3i -3tn сопрягают устройство с дуплексными каналами связи и выполняют преобразование сигналов: демодуляцию (прием) и модуляцию (передача). С линейных блоков 3i-Зж, количество которых , принятые кодовые комбинации поступают на блоки приема и контроля 4i -4, в которых происходит регенерация кодовых посылок, тактовое и цикловое фазирование и проверяется соответствие комбинаций помехоустойчивому коду.

Поиск каналов с наличием в них информации проводится с помощью приемного линейного блока 5, осуществляющего демодуляцию сигналов, и счетчика 13. При отсут

0

5

0

5

0

5

0

5

ствии изменений на объекте принимаются сигналы только одной полярности, соответствующие либо «1, либо «О. Появление информации связано с чередованием «1 и «О. Поэтому в простейшем случае элемент 13 может быть выполнен по схеме счетчика выделенных фронтов принятых импульсов за установленный контрольный временной интервал. Работа блоков 4i -4in и селектора 13 информации обеспечивается тактовыми импульсными последовательностями, сдвинутыми по фазе одна относительно другой, которые формируются распределителем 2 из опорной тактовой последовательности генератора 1 тактовых импульсов. В зависимости от наличия или отсутствия информации в анализируемом канале счетчик 13 вырабатывает сигнал «Есть информация или «Нет информации. Оба эти сигнала объединяются элементом ИЛИ 21 и через элемент 28 задержки поступают на вход (сдвигающий) регистра 29 сдвига, а сигнал «Есть информация, кроме того, поступает на первый вход элемента И 25. Регистр 29 сдвига кольцевой, количество ячеек в нем равно числу п каналов связи.

Рассмотрим случай, когда информация в анализируемом канале не обнаружена и счетчик 13 сформировал сигнал «Нет информации. Под действием сдвигающего импульса «1 в регистре 29 сдвига переносится в следующую ячейку и подготавливаются условия к подключению для анализа очередного канала связи. При этом импульс с одного из вторых выходов регистра 29 поступает на первые входы элементов И 17| - 17tn и через элемент ИЛИ 22 на первый вход элемента И 26. Вторые входы элементов И 16i -IBtf управляются от п ячеек (триггеров) первого блока 18 памяти, в котором хранятся позиционные номера подключенных к линейным блокам 3i -Зщ входов устройства, причем прием информации от какого-либо входа сопровождается отсутствием сигнала на выходе соответствующей ему ячейки блока 18 памяти и наоборот.

Если рассматриваемый канал в данный момент времени уже подключен к одному из линейных блоков 3( -3, на втором входе соответствующего этому входу элемента И сигнал отсутствует. Это приводит к отсутствию сигнала на выходах всех элементов И 16i-16, и на входе элемента НЕ 34, подключенного к ним через элемент ИЛИ 23. Элемент НЕ 34 формирует сигнал, который поступает на второй вход элемента И 26. Совпадение сигналов на обоих входах элемента 26 сопровождается формированием этим элементом сигнала, который через второй элемент ИЛИ 21 и элемент 28 задержки поступает на сдвигающий вход регистра 29 сдвига, т.е. создаются

условия для перехода к подключению и анализу следующего входа устройства.

В случае, если рассматриваемый вход (канал) не подключен к какому-либо линейному блоку 3i -3«, с выхода соответствующего этому входу ячейки памяти блока 18 поступает сигнал на вторые входы элементов И 16i-Ши. Совпадение двух сигналов на входах этих элементов приводит к формированию на выходе сигнала, который одновременно поступает на первый управляющий вход коммутатора 33 через элемент ИЛИ 23 и на соответствующий второй управляющий вход коммутатора через свой элемент ИЛИ 31 -31и. Благодаря этому, ком10

в это время поступает сигнал с выхода регистра 29 сдвига, причем с той его ячейки, которая соответствует позиционному номеру только что опрошенного счетчиком 13 канала связи. В результате совпадения сигналов на обоих входах элементов 15, -15я на выходе формируется сигнал, который производит следующие операции: в соответствующую ячейку блока 18 памяти записывается «1 - позиционный номер только что обнаруженного канала с информацией; через элемент ИЛИ ЗЬ -31я подается импульс на соответствующий обнаруженному каналу второй управляющий вход коммутатора 33; с помощью шифратора

мутатором 33 обеспечивается подключение 5 30 формируется в параллельном двоичном

коде номер обнаруженного канала.

данного канала связи к входу линейного блока 5 и счетчику 13. Элемент НЕ 34 при этом сигнала на своем выходе не формирует, и , таким образом, в течение интервала требуемого времени в подключенном канале происходит анализ наличия или отсутствия информации от объекта.

Рассмотрим теперь ситуацию, когда счетчик 13 по истечении контрольного времени, зафиксировал наличие информации в канале. Импульсный сигнал «Есть инфор- мация поступает через элемент ИЛИ 21 и элемент 28 задержки на сдвигающий вход регистра 29 сдвига, а также на первый вход элемента И 25. Второй вход элемента И 25 управляется сигналом с выхода элемента ИЛИ 24, который дает заключение о наличии или отсутствии в устройстве свободных линейных блоков 3( -3 и блоков 4ч-4/Ч приема и контроля. Для этого пред- назназначен второй блок 19 памяти, в m ячейках которого в двоичном коде хранятся номера подключенных к узлам 3 -3) и блокам 4i -4wi каналов связи. Каждая ячейка блока 19 памяти содержит I двоичных элементов памяти, например триггеров, и позволяет записать в нее номер любого из п каналов связи в двоичном коде. С первых выходов ячеек памяти блока 19 информация о номерах этих каналов в параллельном коде по I шинам поступает на вторые входы вторых элементов И 9 -9. Инверсные же выходы ячеек памяти блока 19 подключены к входам соответствующих элементов И 17i , т.е. каждый элемент И 17| -17tn имеет К входов. При наличии свободных ячеек памяти в блоке 19 соответствующими элементами И 17, )ц постоянно формируются сигналы, которые объединяются затем элементом ИЛИ 22.

Пусть в блоке 19 памяти имеется хотя бы одна свободная ячейка, напри.мер первая. Формируемый элементом И 17/сигнал через элемент ИЛИ 24 поступает на второй 55 вход элемента И 25, благодаря чему обеспечивается подача сигнала «Есть информация на первые входы элементов И 15, -15ti. На второй вход одного из эле.ментов 15i -15,

в это время поступает сигнал с выхода регистра 29 сдвига, причем с той его ячейки, которая соответствует позиционному номеру только что опрошенного счетчиком 13 канала связи. В результате совпадения сигналов на обоих входах элементов 15, -15я на выходе формируется сигнал, который производит следующие операции: в соответствующую ячейку блока 18 памяти записывается «1 - позиционный номер только что обнаруженного канала с информацией; через элемент ИЛИ ЗЬ -31я подается импульс на соответствующий обнаруженному каналу второй управляющий вход коммутатора 33; с помощью шифратора

30 формируется в параллельном д

коде номер обнаруженного канала.

0

0

5

5

С выхода шифратора 30 двоичный код номера канала по информационным шинам поступает на m-1 последовательно соединенных блоков элементов И 11,-11т-«. Каждый блок 1 li -1 lm-1 включает в себя t элементов И, первые входы которых являются информа 1ионными, а другие управляющие входы объединены и соединены через соответствующие элементы НЕ 27/ -27ni-i с выходами элементов И 17, ,. Действующим сигналом с выхода элемента 17 через элемент НЕ 27 происходит запирание элемента И 11, , в результате чего двоичный код номера канала не проходит через элемент 11, и соответственно не поступает в следующие последовательно соединенные блоки 1.2. В то же время сигнал с выхода элемента 17 подается на объединенные первые входы 1 элементов И второго блока элементов И 10i-lOnj .

Двоичный код номера канала поступает параллельно на I информационных в.чодов элемента И 10, и записывается через них в первую ячейку памяти блока 19. Кроме того, сигналы с выходных I тин блока 10

0 объединяются элементом ИЛИ 32i, результирующий импульс с выхода которого затем поступает на соответствующий второй управляющий вход коммутатора 33. Одновременное поступление импульсов на управляющие входы коммутатора обеспе5 чивает подключение обнаруженного канала с информацией к первому линейному блоку 3i и блоку 4i приема и контроля. По завершении коммутации канала задержанный сигнал «Есть информация с выхода эле мента 28 задержки сдвигает «1 в регистре 29 в следующую ячейку, тем самым подготавливая условия для определения наличия . информации в очередном канале связи.

Если в блоке 19 памяти первой из свободных является не первая, в какая-либо другая i-я ячейка, то код двоичного номера канала с шифратора 30 проходит через блоки элементов И 11, и открытый

о;к)К -Aii .-ciMOB Иг 10 и записывается и.меи- .чо в i-K) ячейку блока 19.

Когла в блоке 19 памяти нет ни одной свободной ячейки, т.е. все линейн1 1с блоки 3t 3т уже подключены к капала.м связи, то на вы.ходе элемента ИЛИ 24 сигнал отсутствует. И.мпульс «Есть информация в этом случае проходит только через элемент ИЛИ 21 и элемент 28 за.держки на сдвигающий вход регистра 29 и производит те же действия, что и сигнал «Нет информации.

После обнаружения информации в канале и подключения этого канала к одному из незанятых линейных блоков ,начинает ся этап приема и обработки информации от объекта. Принятые из прямого канала сигналы после демодуляции ноступают на соответствующий блок приема и контроля 4,-4)п, а также на модулятор своего же линейного узла, с которого они посылаются на объект по обратному каналу (предполагается, что применяется информационная обратная связь). В случае правильного приема кодовые комбинации с блока 4i-4т считываются параллельным кодом на общий дешифратор 6 с одновременной выдачей сигнала правильного приема на первые входы эле.ментов И 9i -9т и 14i . Для того, чтобы результат дешифрования отобразился в соответствуюш.ий объекту секции блок 12 отображения, устройство в этот момент определяет, какому каналу (объекту) принадлежит принятая информация. К вторым входам элементов И в каждом блоке подключены щины, по которым с соответствующей ячейки блока

19памяти поступает двоичный код номера канала связи. В момент подачи сигнала правильного приема код номера канала проходит через блок 9i -9т на второй дешифратор 7 и дещифрируется им. Выходной импульс дешифратора 7 действует на входы элементов И 8i-8п. Через эти элементы результат дешифрования с выхода дешифратора 6 проходит на отображение в требуемую секцию блока 12.

По окончании приема, обработки и отображения всех информационных кодовых комбинаций от Объекта поступает служебная комбинация конца сообщения. При правильном приеме комбинация дешифрируется дешифратором 6 обычным образом и по специальному выделенному выходу элементов И 8, -8 соответствующий ей импульс стирает позиционный номер канала от объекта в ячейке блока 18 памяти и двоичный номер этого капала в ячейке блока 19 памяти. Последнее осуществляется за счет прохождения импульса через элемент ИЛИ

20и тот элемент И элементов И 14,, на другой вход которого в этот момент действует сигнал правильного приема. Очистка ячеек в блоках 18 и 19 памяти означает, что только что занятые приемом информации линейный блок и блок 4i-4ж приема и контроля освободились и могут использоваться для подключения к другому каналу связи, в котором обнаружена информация.

Экономия оборудования в предлагаемом устройстве, по сравнению с известным, достигается за счет сокращения примерно в n/(m+l) раз количества линейных блоков и блоков приема и контроля, которые име- ют большой удельный вес в общих затратах электронного оборудования.

Формула изобретения

5 Адаптивное устройство для приема информации с удаленных рассредоточенных объектов, содержащее генератор тактовых Импульсов, выход которого соединен с входом распределителя импульсов, первые линейные блоки, выходы которых соединены с

первыми входами соответствующих блоков приема и контроля, первый дещифратор, выход которого соединен с первыми входами элементов И первой группы, первые выходы которых соединены с соответствую5 щими входами блока отображения информации, и первый блок памяти, отличающееся тем, что, с целью повышения быстродействия за счет параллельного и последовательного приема и упрощения устройства, в него введены коммутатор, второй линей0 пый блок, счетчик, второй блок памяти, второй дешифратор, щифратор, элементы ИЛИ, группы элементов И, элемент НЕ, элемент задержки, регистр сдвига, элементы И и грунна элементов НЕ, первые и второй выходы коммутатора соединены соответствен5

но с входами соответствующих первых линейных блоков и второго линейного блока, выход которого соединен с первым входом счетчика, выходы распределителя и.мпуль- сов соединены с вторыми входами счетчика

0 и соответствующих блоков приема и контроля, первые выходы которых соединены с входом первого дешифратора, вторые выходы каждого блока приема и контроля соединены с первыми входами одноименных элементов И второй и третьей групп, выхо- ды элементов И второй группы соединены с соответствующими входами второго дешифратора, выходы второго дещифратора соединены с вторыми входами соответствующих элементов И первой группы, вторые

Q выходы которых соединены с соответствующими первыми входами первого блока па- .мяти и входами первого элемента ИЛИ, выход которого соединен с вторыми входами элементов И третьей группы, выходы которых соединены с соответствующими

5 первыми входами второго блока памяти, первые выходы которого соединены с вторыми входами соответствующих элементов И второй группы, первый выход счетчика

соединен с первым входом второго элемента ИЛИ, второй выход соединен с вторым входом второго элемента ИЛИ и первым входом первого элемента И, выход которого соединен с первыми входами элементов И четвертой группы, выход второго элемента ИЛИ через элемент задержки соединен с входом регистра сдвига, первые выходы которого соединены с вторыми входами элементов И четвертой группы, вторые выходы регистра сдвига соединены с соответствующими первыми входами элементов И пятой группы и входами третьего элемента ИЛИ, выход которого соединен с первым входом второго элемента И, выход которого соединен с третьим входом второго элe vleн- та ИЛИ, выходы элементов И четвертой группы соединены с входами шифратора, первыми входами соответствующих элементов ИЛИ первой группы и вторыми входами первого блока памяти, выходы которого соединены с вторыми входами соответствующих элементов И пятой группы, выходы которых соединены с входами четвертого элемента ИЛИ и вторыми входами соответствующих элементов ИЛИ первой группы, выход четвертого элемента ИЛИ соединен с первым управляющим входом коммутатора и через первый элемент НЕ с вторым входом второго элемента И, выходы элементов ИЛИ первой группы соединены с соответствующими вторыми управляющими входами коммутатора, выход шифратора соединен с первыми входами первых элементов И первого и второго блоков элементов И, первый вход каждого последующего элемента первого блока элементов И соединен с выходом предыдущего элемента И, выходы элементов НЕ группы соединены с вторыми входами одноименных элементов

O И первого блока элементов И, выходы элементов И второго блока элементов И соединены с соответствующими вторыми входами второго блока памяти и через соответствующие элементы ИЛИ второй группы с соответствующими третьими управляющими входами коммутатора, вторые выходы второго блока памяти соединены с входами соответствующих элементов И щес- той группы, выходы которых, кроме последнего, соединены с соответствующими пер0 выми входами пятого элемента ИЛИ, вторыми входами соответствующих элементов И второго блока элементов И, с входами элементов НЕ группы, выход последнего из элементов И шестой группы соединен с вторым входом последнего элемента И вто рого блока памяти и вторым входом пятого элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, информационные входы коммутатора являются входами устройства.

5

Изобретение относится к телеме.хани- ке. Цель изобретения - повышение быстродействия устройства и его упрощение. Информация но канала.м связи от п объектов снорадически постунает на коммутатор 33. Каналы поочередно пoдклю aютcя коммутатором через линейный блок 5 к счетчику 13. Канал, в котором обнаружена информация, подключается через один из свободных линейных блоков 3)-3т и блоков нрие- ма и контроля 4i -4rn , количество которых к общему дешифратору 6. Занятость узлов 3i -3m и блоков 4л-4п фиксируется в блоке намяти 18, а их взаимное соответствие номерам подключенных каналов - в блоке памяти 19. Результат дешифрования принятой информации с дешифратора 6 проходит в требуемую секцию блока отображения информации 12 через один из блоков элементов И 8i-8т1, который открывается сигналом, полученным в результате де1ии,фрования дешифратором 7 номера канала, хранящегося в соответствующей ячейке блока памяти 19. За счет сокращения количества линейных блоков достигается упрощение устройства, использование гюс, 1едовательно- параллельного приема информации увеличивает его быстроде1 1ст- вие. 1 ил. СЛ С J8 I ЗйНЧпн r/lmf, I 5i : ; -... / j ITT : 4 --jf 1P-- ,1-ZT.f-I . ,-, .-i- .- f-f . i 33. Z5 ilSj-i 5 . -- j ; (Г- ;Р1; LTtlJ Од tN3 СЛ 01 N OS