Устройство для ввода информации Советский патент 1987 года по МПК G06F3/02 

1

Изобретение относится к автоматике, вычислительной технике и приборостроению и может быть использовано в качестве устройства для ввода значений частоты выходного сигнала, вы рабатываемого измерительным генератором.

Цель изобретения - расширение области применения за счет преобразования информации путем умножения и сложения с константой.

На фиг.) изображена структурная схема предлагаемого устройства; на фиг.2 -.схема блока управления; на фиг.З - пример выполнения структурной схемы блока памяти.

Устройство (фиг.1) содержит клавиатуру 1 цифр и команд, блок 2 сопряжения с клавиатурой, блок 3 памяти, блок 4 управления, распределитель 5 импульсов, второй регистр 6, группу регистров 7-10 (старший - регистр 7, общее число регистров - 10), первый регистр 11, сумматор 12, элемент 13 ИЛИ, элемент 14 И, входы и выходы 15-22 элементов устройства.

Блок 4 управления (фиг.2) содержит генератор 23 импульсов, дешифратор

1327087

Предположим, что оператор осуществляет установку частоты выходного сигнала синтезатора частот,-в который входит предлагаемое устройство.

При этом блок 2 сопряжения с клавиатурой 1 осуществляет формирование двоичного кода команды Установка частоты, которьш поступает на вход 1Q дешифратора 24. Сигнал, поступающий с выхода дешифратора 24 на 1-вход триггера 25, обеспечивает его установку в состояние 1, а также очищает регистры 35-37 блока 3 памяти от 5 ранее введенной информации.

Далее оператор осуществляет набор цифр значения частоты, .последовательно нажимая кнопки клавиатуры ,

При этом блок 2 сопряжения выраба- 20 тывает двоичный код цифр, поступающий на вход данных блока 3 памяти. Одновременно код цифры дешифрируется дещи- фратором 24 блока 4 управления и со- . ответствующий импульс поступает на 25 вход записи блока 3 памяти.

В результате код частоты выходного сигнала Кр фиксируется в блоке 3 памяти.

Двоично-десятичный код цифр часто24, триггер 25, элемент 26 И, элемент ЗО ты, зафиксированный в блоке 3 памяти, 27 ИЛИ, счетчик 28, первый 29 и второй 30 элeмeJ ты НЕ, регистр 31 сдвипоступает на вход первого регистра 11 в последовательности, определяе- . мой кодом адреса на выходах 19 группы блока 4 управления. Фиксация кода каждой цифры в регистре 11 происходит по фронту импульса с выхода 21 блока 4 управления. Регистр 11 совместно с сумматором 12 и элементами 14- И и 13 ИЛИ обеспечивает преобразование кода частоты К так, чтобы код данных на выходе устройства Кд был связан с кодом Кд соотношением

га, счетчик 32 и дифференцирующую цепочку из конденсатора 33 и резисто- ра 34.

Блок 3 памяти (фиг.З) может быть выполнен в виде цепочки последова- тельно соединенных четырехразрядных -регистров 35-37, выходы которых коммутируются с помощью мультиплексора 38

Устройство работает следующим образом.

В исходном состоянии импульсы с выхода генератора 23 поступают на вход счетчика 28 (фиг.2), а с его выхода - на вход счетчика 32 кода адреса, работающего в циклическом режиме с коэффициентом пересчета, равным числу регистров 7-10 (коэффициент пересчета в данном случае равен 10). Сигналы с выхода счетчика 32 поступают на адресные входы блока 3 памяти обеспечивая последовательное считывание кода цифр частоты выходного сигнала генератора, и на входы расп

ределителя 5 импульсов, обеспечивая последовательную смену данных на выходе устройства при наличии импульсов с выхода 22 блока 4 управления.

1327087

Предположим, что оператор осуществляет установку частоты выходного сигнала синтезатора частот,-в который входит предлагаемое устройство.

При этом блок 2 сопряжения с клавиатурой 1 осуществляет формирование двоичного кода команды Установка частоты, которьш поступает на вход дешифратора 24. Сигнал, поступающий с выхода дешифратора 24 на 1-вход триггера 25, обеспечивает его установку в состояние 1, а также очищает регистры 35-37 блока 3 памяти от ранее введенной информации.

Далее оператор осуществляет набор цифр значения частоты, .последовательно нажимая кнопки клавиатуры ,

При этом блок 2 сопряжения выраба- тывает двоичный код цифр, поступающий на вход данных блока 3 памяти. Одновременно код цифры дешифрируется дещи- фратором 24 блока 4 управления и со- . ответствующий импульс поступает на вход записи блока 3 памяти.

В результате код частоты выходного сигнала Кр фиксируется в блоке 3 памяти.

Двоично-десятичный код цифр частоты, зафиксированный в блоке 3 памяти

поступает на вход первого регистра 11 в последовательности, определяе- . мой кодом адреса на выходах 19 группы блока 4 управления. Фиксация кода каждой цифры в регистре 11 происходит по фронту импульса с выхода 21 блока 4 управления. Регистр 11 совместно с сумматором 12 и элементами 14- И и 13 ИЛИ обеспечивает преобразование кода частоты К так, чтобы код данных на выходе устройства Кд был связан с кодом Кд соотношением

25-10.

КА

5,Kf

+

gQ

g Такое Преобразование необходимо для приведения кода устанавливаемой частоты к значению коэффициента деления делителя частоты, входящего в состав синтезатора частот.

Преобразование осуществляется последовательно, цифра за цифрой путем умножения числа на 10, что достигается сдвигом входного числа на один десятичный разряд с помощью перезаписи его в регистр 12 и последующем делении на 2 любой i-й тетради входного числа, что эквивалентно простому сдвигу вправо. Кроме того, число 5 постоянно добавляется в девятый деся55

10

тичный разряд, а число 2 постоянно записывается в старший разряд регистра 7 группы.

Преобразование входных данных кода устанавливаемой частоты Кг происходит непрерывно, однако смены данных на выходе устройства не производится из-за отсутствия тактовых импульсов на выходе 22 блока 4 управления.

Смена данных на выходе устройства происходит после того, как оператор нажимает кнопку единицы измерения частоты.

При этом двоичньй код команды с блока 2 сопряжения поступает на блок 4 управления, дешифрируется и разрешает прохождение тактовых импульсов с выхода регистра 31 сдвига через элемент 26 И на входы синхронизации группы регистров 7-10 и второго регистра 6. В результате на выходах 17 устройства.происходит смена данных. Порядок смены данных определяется кодом адреса на входе распределителя 5.

В качестве иллюстрации процесса преобразования кода частоты приведен пример обработки для значения устанавливаемой частоты f 1234567 х X 890 Гц (значение К 1234567890). Промежуточные результаты обработки кода значения частоты сведены в таблицу (.приведен начальный цикл в предположении, что регистр 11 был предварительно очищен). I

Как следует из таблицы и с учетом подключения второго разряда входа данных второго регистра 6 к сигналу 1 код данных- на выходе устройства соответствует числу 31172839450, 40 онным входом первого регистра, выход которое представляет собой сумму, ум- элемента ИЛИ соединен с первым и

третьим разрядами первой группы входов сумматора, вторая группа входов Таким образом, предлагаемое уст- сумматора подключена к группе инфор- ройство обладает более широкими функ- 45 мационньк выходов первого регистра, циональными возможностями за счет вы- ,вход четвертого разряда второй группы входов сумматора подключен кшине , информационный выход йервого ре- гкст-ра соединен с первьт информаци- CQ онным входом второго регистра, второй информационный вход которого подбирующим входом блока управления, группа выходов блока сопряжения соединена с информационньми входами блока памяти и блока управления, первый выход блока управления соединен с входом синхронизации блока памяти, группа выходов блока управления сое динена с адресными входами блока памяти, второй выход блока управления соединен с входом синхронизации первого регистра, выходы распределителя импульсов соединены с управляющими входами регистров группы, выходы ко15 торых являются первой группой выходов устройства, третий выход блока управления соединен с входами синхронизации регистров группы, отличающееся тем, что, с целью

20 расширения области применения за счет преобразования информации путем умножения и сложения с константой, в устройство введены элеме т И -и элемент ИЛИ; группа выходов блока управ25 ления соединена с входами распределителя импульсов, первый из выходов распределителя импульсов подключен к первым входам элемента И и элемента ИЛИ, четвертый выход блока управления

30 соединен с входом сброса блока памяти, группа информационных выходов блока памяти соединена с группой информационных входов первого регистра, информационный выход блока памяти со2g единен с вторыми входами элемента И и элемента ИЛИ, выход элемента И соединен с входом переноса сумматора, . вторым и четвертым разрядами первой группы входов сумматора и информациноженного на 5 значения устанавливаемой и константы - 25-10 .

полнения при вводе информации умножения и сложения с константой.

Формула изобретения

- 1, Устройство для ввода информации, содержащее клавиатуруJ блок сопряжения с клавиатурой, блок памяти, блокключен к шине 1, третий и четвертый

О

информационные входы - к шине и , выходы второго регистра являются втоуправления, распределитель импульсов, 55 ° группой выходов устройства, упгруппу регистров, два регистра, сум- Равляющий вход второго регистра

матер, выходы клавиатуры соединены с

входами блока сопряжения с клавиатусоединен с последним выходом распределителя импульсов, вход синхронизации второго регистра

рой, выход которого соединен со стро0

0 онным входом первого регистра, выход элемента ИЛИ соединен с первым и

бирующим входом блока управления, группа выходов блока сопряжения соединена с информационньми входами блока памяти и блока управления, первый выход блока управления соединен с входом синхронизации блока памяти, группа выходов блока управления сое динена с адресными входами блока памяти, второй выход блока управления соединен с входом синхронизации первого регистра, выходы распределителя импульсов соединены с управляющими входами регистров группы, выходы ко5 торых являются первой группой выходов устройства, третий выход блока управления соединен с входами синхронизации регистров группы, отличающееся тем, что, с целью

0 расширения области применения за счет преобразования информации путем умножения и сложения с константой, в устройство введены элеме т И -и элемент ИЛИ; группа выходов блока управ5 ления соединена с входами распределителя импульсов, первый из выходов распределителя импульсов подключен к первым входам элемента И и элемента ИЛИ, четвертый выход блока управления

0 соединен с входом сброса блока памяти, группа информационных выходов блока памяти соединена с группой информационных входов первого регистра, информационный выход блока памяти соg единен с вторыми входами элемента И и элемента ИЛИ, выход элемента И соединен с входом переноса сумматора, . вторым и четвертым разрядами первой группы входов сумматора и информациключен к шине 1, третий и четвертый

О

информационные входы - к шине и , выходы второго регистра являются втосоединен с последним выходом распределителя импульсов, вход синхронизации второго регистра

соединен с третьим выходом управления.

2, Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит дешифратор, генератор импульсов, триггер, элемент ИЛИ, элемент И, два счетчика и регистр сдвиг га, два. элемента НЕ, стробирующий вход и информационные входы дешифратора являются соответственно строби- рующим входом и информационными выходами блока, стробирующий вход дешифратора соединен с входами сброса счетчиков и входом синхронизации триггера, выход генератора импульсов соединен со счетным входом дервого счетчика, первый выход которого сое динен с входом первого элемента НЕ, выход которого соединен с тактовым входом регистра сдвига, выход кото- рого соединен с первым входом элемен

0000 1001 1000 0111

оно

0101

оюо

ООН 0010 0001

0000 0000 1000 .1000

оно

ООН 0100 0100 0010 ООН

та И, выход которого является третьим выходом блока, второй выход первого счетчика соединен с входом второго элемента НЕ, выход которого соединен с информационным входом регистра сдвига, счетным входом второго счетчика и является вторым выходом блока, выходы второго счетчика являются группой вьпсодов блока, первый выход . дешифратора соединен с входом установки в 1 триггера и первым входом элемента ИЛИ, выход которого является четвертым выходом блока, второй выход дешифратора соединен с входом установки в О триггера и вторым входом элемента ИЛИ, выход триггера сое динен с вторым входом элемента И, третий выход дешифратора является первым выходом блока, четвертый выход дешифратора соединен с третьим входом элемента И.

0000 0101 0100 1001 ООН 1000 0010 0111 0001 0001

18

lHb

20

Редактор Е. Копча

Составитель И.А. Карнова , Техред Л.Сердюкова Корректор В. Бутяга

Заказ 3390/45 Тираж 672Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

фие.2

(pus.3

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве устройства для -ввода значений частоты выходного сигнала, вырабатываемого синтезатором частот. Цель изобретения состоит в расширении области применения за счет преобразования информации путем умножения и сложения с константой. Устройство содержит клавиатуру I, блок 2 сопряжения с клавиатурой, блок 3 памяти, блок 4 управления, генератор импульсов, распределитель 5 импульсов, группу регистров 7-10, регистры II и 6, сумматор 12, элемент ШМ 13 и элемент И 14. Код цифр значения частоты, зафиксированный в блоке 3 памяти, считывается последовательно, начиная с младшей цифры. Одновременно происходит преобразование считываемого кода с помощью регистра 11 и сумматора I2, Смена данных на выходе устройства производится также последовательно по разрядам при нажатии ввода клавиатуры. I з.п.ф-лы., I табл. е /)