Анализатор спектра Советский патент 1987 года по МПК G01R23/16 

Изобретение относится к электро - измерительной технике и может быть использовано в автоматизированных комплексах, предназначенных для быстрой регистрации и частотного ана

чика некоторой физической величины, который преобразует ее в электрический сигнал.

Цель изобретения - повышение разрешающей способности анализа по частоте.

На. фиг. 1 представлена функциональная схема предлагаемого анализатора спектра на фиг. 2 - функциональная схема блока управления.

Устройство содержит п параллельных каналов l -l, каждый Из кото10

15

Коммутатор 5 представляет собой набор п ключей, каждый из которых управляется импульсом, поступающим с соответствуюш,его выхода регистра 10 сдвига, в результате чего осуществляется режим последовательного опроса п каналов.

Каждьй из дешифраторов 8 -8 состоит из п+1 ключей, осуществлякяцих в соответствии с кодом, поступающим из устройства 7 управления, подключение к полосоиым фильтрам 2 -2 мат20

риц элементов Ни С. Одна из КС-матриц обеспечивает режим широкополосного анализа, остальные п - режим узкополосного анализа, причем каждая из этих матриц соответствует одному из п положений центральной частоты 25 фильтра.

Анализатор спектра работает следующим образом.

Напряжение исследуемого процесса поступает через разветвитель 9 одно- выполненных в виде активных электрон- 30 временно на все полосовые анализирых включает последовательно соединенные анализирующий фильтр 2 -2, детектор З -З и интегратор . Каналы подключены к входам коммутатора 5, выход которого соединен с индикатором 6 и блоком 7 управления. Выходы последнего соединены с коммутатором 5 и дешифраторами , которые подключены к управляющим входам п анализирующих фильтров 2 -2 ,

рующие фильтры , имеющие одинаковые полосы пропускания и примыкающие Друг к другу по частоте. Напряжения с выходов фильтров поступают на 3g детекторы З -З, усредняются интеграторами 4 -4 и подаются на входы коммутатора 5,выход которого соединен с индикатором 6, измеряющим амплитуду сигнала последовательно в каждом из п параллельных каналов . Регистрация наличия сигнала производится по величине напряжения, поступающего на вход блока 7 управления от коммутатора 5. Если величина напряжения на выходе одного из каналов превышает заранее заданное пороговое значение, то регистрируется наличие сигнала в том канале и блок 7 управления переводит анализатор в режим узкополосного анализа. Лри этом происходит возврат коммутатора 5 в исходное положение и с выхода блока 7 управления на дешифраторы 8 поступает код номера канала, в котором был зарегистрирован сигнал.

но-управляемых КС-схем. Сигнальные входы этих фильтров подключены к выходам разве твител я 9 входных сигналов. Выхо; коммутатора 5 соединен с входом блока 7 управления, первый выход которого подсоединен к управляющему входу коммутатора 5, а второй - к входам дешифраторов .

Блок управления (фиг.2) содерркит регистр 10 сдвига, (п+1) выходов которого соединены с входами D-триг- геров , генератор 12 тактовых импульсов, выход которого через элемент И 13 подключен к входу регистра 10, два формирователя 14 и 15 импульсов и компаратор 16. Формирователь 14 включен между входом Запуск и вторым входом элемента И 13. Выход формирователя 15 импульсов соединен с тактовыми входами D-триггеро 11 -11 через элемент ИЛИ 17 и с входом предварительной установки регистра 10 через элемент 18 задержки и элемент ИЛИ 19, а также с входом триггера 20, причем второй вход элемента ИЛИ 17 соединен с входом Запуск непосредственно, а второй вход элемента ИЛИ 19 - через элемент 21 задержки. Ключ 22 включен между вы

ходом коммутатора 5 и вхоДом компаратора 16, второй вход которого соединен с источником 23 опорного напряжения. Управляющий вход ключа 22 соединен с выходом триггера 20.

Коммутатор 5 представляет собой набор п ключей, каждый из которых управляется импульсом, поступающим с соответствуюш,его выхода регистра 10 сдвига, в результате чего осуществляется режим последовательного опроса п каналов.

Каждьй из дешифраторов 8 -8 состоит из п+1 ключей, осуществлякяцих в соответствии с кодом, поступающим из устройства 7 управления, подключение к полосоиым фильтрам 2 -2 матНапряжение исследуемого процесса поступает через разветвитель 9 одно- 0 временно на все полосовые анализи0

рующие фильтры , имеющие одинаковые полосы пропускания и примыкающие Друг к другу по частоте. Напряжения с выходов фильтров поступают на g детекторы З -З, усредняются интеграторами 4 -4 и подаются на входы коммутатора 5,выход которого соединен с индикатором 6, измеряющим амплитуду сигнала последовательно в каждом из п параллельных каналов . Регистрация наличия сигнала производится по величине напряжения, поступающего на вход блока 7 управления от коммутатора 5. Если величина напряжения на выходе одного из каналов превышает заранее заданное пороговое значение, то регистрируется наличие сигнала в том канале и блок 7 управления переводит анализатор в режим узкополосного анализа. Лри этом происходит возврат коммутатора 5 в исходное положение и с выхода блока 7 управления на дешифраторы 8 поступает код номера канала, в котором был зарегистрирован сигнал.

Дешифраторы , в свою очередь, обеспечивают переключение матриц регистров и конденсаторов в анализирующих фильтрах 2 -2, осуществляя суже5

0

5

ние полосы пропускания фильтров 2 - 2 в п раз и их перестро йку в полосу пропускания того канала, в котором был зарегистрирован сигнал при широкополосном анализе. При этом очередность расположения по частоте всех параллельных каналов 1 -1 сохраняется той же, что и в режиме широкополосного анализа. После этого производится последовательное подключение выходов каналов I -l через коммутатор 5 к индикатору 6 с целью измерения напряжений составляющих спектра зарегистрированного сигнала. Разрешающая способность анализатора спектра в режиме узкополосного анализа в п раз превышает разрешающую способность в режиме широкополосного

25

анализа. В отличие от прототипа раз- 2о й ключ 22 поступает на первый вход

компаратора 16, на второй вход которого подается опорное напряжение от блока 23. При наличии в одном из каналов 2 -2 напряжения сигнала, превьш1ающего опорное, на.выходе компаратора 16 вырабатывается импульс, который затем нормируется по амплитуде и длительности формирователем 15 импульсов. Этот импульс осуществляет через элемент ИЛИ 17 перезапись кода с выходов регистра 10 в D-триггеры ll -ll , после чего с некоторой задержкой, определяемой элементом 18 задержки., устанавливает регистр 10 в первое положение. Записанный в D-триггерах 1l -1l код соответствует номеру канала, в

решающая способность имеет постоянное значение независимо от того, в каком из п каналов в режиме широкополосного анализа был зарегистриро- . ван сигнал.

Блок 7 управления позволяет анализатору спектра вести работу в широкополосном и узкополосном режимах анализа.

Для обеспечения режима широкополосного анализа через элемент ИЛИ 19 на регистр 10 подается запускающий импульс, устанавливающий его в первое положение (состояние 1, О, О, ..,0). Этот же импульс обеспечивает с некоторой задержкой-, опредет|яемой элементом 21 задержки, через элемент ИЛИ 17 перезапись указанного состояния регистра 10 в D-триггеры . За:пускающий импульс подается также на формирователь 14 импульсов, обеспечивающий через элемент И 13 отключение, генератора 12 от регистра 10 на время накопления сигналов в интеграторах . В течение всего этого времени состояние регистра 10 остается неизменным. При этом коммутатор 5 оказывается закрытым и ни один из выходов каналов не подключен к индикатору 6 и блоку 7 управления. На входы дешифраторов 8 - 8 поступает кодовая комбинация (1, О, ... ,0), обеспечивакяцая установку широкой полосы пропускания фильтров и их настройку в пределах полосы широкополосного анализа. Кроме .того,запускающий импульс поступает на RS-триггер 20, обеспечивая открытое , состояние ключа 22, подключенно30

35

40

котором был зарегистрирован сигнал. Этот код подается на дешифраторы 8 - 8

,осуществляющие сужение полосы фильтров 2 -2 и их перестройку для обеспечения режима узкополосного анализа.

Кроме того, импульс с выхода фор-

45 мирователя 15 импульсов подается на R-вход RS-триггера 20 и устанавливает его в состояние, обеспечивающее закрывание ключа 22, что необходимо для исключения сбоев в работе блока

50 7 управления при узкополосном анализе .

После перестройки фильтров 2-2 осуществляется последовательное подключение выходов интеграторов 4-4

5g через коммутатор 5 к индикатору 6 аналогично тому, как это производилось при широкополосном анализе.

Сочетание двух режимов анализа: широкополосного и узкополосного поз

го к его выходу. Время накопления си гналов в интеграторах определяется длительностью импульса, формируемого формирователем 14 импульсов. По завершении этого импульса выход генератора 12 через элемент И 13 оказывается подключенным к тактовому входу регистра 10, что обеспечивает последовательное изменение кодовых комбинаций на его выходах

(1, О, О,..., О, 1, о;...; о,...,1).

В соответствии с кодовой комбинацией обеспечивается поочередное подключение каналов через коммутатор 5 к индикатору 6 и блоку 7 управления . .

В блоке 7 управления напряжение с выхода коммутатора 5 через откры25

30

35

котором был зарегистрирован сигнал. Этот код подается на дешифраторы 8 - 8

,осуществляющие сужение полосы фильтров 2 -2 и их перестройку для обеспечения режима узкополосного анализа.

Кроме того, импульс с выхода фор-

мирователя 15 импульсов подается на R-вход RS-триггера 20 и устанавливает его в состояние, обеспечивающее закрывание ключа 22, что необходимо для исключения сбоев в работе блока

7 управления при узкополосном анализе .

После перестройки фильтров 2-2 осуществляется последовательное подключение выходов интеграторов 4-4

через коммутатор 5 к индикатору 6 аналогично тому, как это производиось при широкополосном анализе.

Сочетание двух режимов анализа: широкополосного и узкополосного позволяет при незначительных дополнительных аппаратурных затратах обеспечить регист.рацию и частотный анализ спектра исследуемого сигнала.

Формула изобретения

1.Анализатор спектра, содержа1ций раэветвитель, вход которого является входом анализатора п параллельных каналов, каждый из которых включает последовательно соединенные анализирующий фильтр, детектор и интегратор включенные между выходами разветвите ля и входами коммутатора, выход которого соединен с индикатором, и блок управления, отличающийся тем, что, с целью повышения разрешающей способности анализа по частоте, в него введены п дешифраторов, выходы ко Горых подключены к управляющим входам анализирующих фильтров, выполненных в виде активных электронно-управляемых КС-схем, выход коммутатора соединен с входом блока управления, первый выход которого подключен к управляющему входу коммутатора, а второй - к входам дешифраторов .

2.Анализатор по п. 1, о т л и - чающийся тем, что блок упВНИИПИ Заказ 3579/48 Тираж 730

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

равления содержит регистр сдвига, (п+1) выходов которого образуют первый выход блока управления, а также соединены с входами D-триггеров, выходы которых образуют второй выход блока управления, генератор тактовых импульсов, выход которого через первый элемент И подключен к тактовому входу регистра сдвига, два формирователя импульсов, первый из них включен между входом Запуск и вторым входом первого, элемента И, вход второго формирователя соединен с выходом компаратора, а выход второго 5 формирователя - с тактовыми входами D-триггеров через первый элемент ИЛИ и с входом предварительной установки регистра сдвига через первый элемент задержки и вторую схему ИЛИ, а также с R-входом RS-триггера, второй вход второго элемента ИЛИ и S-вход RS- триггера соединены с входом Запуск непосредственно, а второй вход первого элемента ИЛИ через второй элемент задержки, ключ, включенный между входом блока управления и входом компаратора, второй вход которого соединен с источником опорного напряжения, управляющий вход ключа соединен с выходом RS-триггера,

, Jcrnycff

0

5

0

Подписное

Изобретение может быть использовано в автоматизированных комплексах, предназначенных для быстрой регистрации и частотного анализа сигналов. Цель изобретения - повышение разрешающей способности анализа по частоте. Анализатор спектра содержит п параллельных каналов 1,...,1, каждый из которых включает фильтр 2 , ..,,2, детектор 3,...,3 и интегратор 4,...,4. Кроме того, устройство содержит коммутатор 5, индикатор 6, блок 7 управления и развет- витель 9 входных сигналов. Введение дешифраторов 8...,8 обеспечивает переключение матриц регистров и конденсаторов в анализирующих фильтрах 2,...2. При этом сужается полоса пропускания последних в п раз и их . перестройка в полосу пропускания того канала, в котором был зарегистрирован сигнал при широкополосном анализе. Сочетание двух режимов анализа; широкополосного и узкополосного позволяет при незначительных дополнительных аппаратурных затратах обеспечить регистрацию и частотный анализ спектра исследуемого сигнала. 1 з.п. ф-лы, 2 ил. (Л 00 со о сд 05