Устройство цикловой синхронизации Советский патент 1987 года по МПК H04L7/08 

1

Изобретение относится к электросвязи и может быть использовано в системах многоканальной связи с кодовым разделением, использующих в качестве канальных несущих функции Уолша.

Целью изобретения является сокращение времени синхронизации.

На фиг. 1 представлена блок-схема предлагаемого устройстваi на фиг. 2 - временные диаграммы работы устройства.

Устройство цикловой синхронизации содержит тактовый генератор 1, опорный генератор 2 функций Уолша, блок 3 принятия решения, счетчик 4, аналого-цифровой преобразователь (АЦП) 5, цифроаналоговый преобразователь (ЦАП) 6, входные регистры 7 , . .., 7, мультиплексоры

8

1

8.

„, регистр 9 памяти.

Устройство работает следующим образом.

Последовательность чередующихся многоуровневых групповых сигналов (четных и нечетных) (фиг. 2а) поступает на вход АЦП 5. Первый принятый отсчет входного группового сигнала на выходе АЦП 5 представляется соответствующим кодом (фиг. 26, в, г), каждый разряд которого поступает на вход соответствующего входного регистра 7. На управляющий вход регистра 7 поступает тактовый импульс с выхода тактового генератора 1 (фиг. 2д) При этом первый принятый отсчет входного сигнала в п-значном двоичном коде записывается параллельно в первые ячейки п входных регистров 7.

В исходном состоянии на адресных входах мультиплексоров 8 присутствует код ошибки синхронизации 000, под действием которого на выходы мультиплексоров 8 (фиг. 2 д, е, ж) коммутируются их первые входы. Следовательно, параллельный код первого отсчета, записанный в первых ячейках регистров 7, поступает на входы блока 3 принятия решения и ЦАП 6. По первому принятому отсчету блок 3 настраивается на прием отсчетов только одного типа групповых сигналов (четного или нечетного). На стробирующий вход блока 3 принятия решения с выхода тактового генератора подается тактовый импульс, который поступает через открытый канал приема в блоке 3 (фиг. 2н) на вход

325552

обратного счетчика А. На выходе счетчика 4 в этом случае появляется двоичное число III (фиг. 2о,п,р). Под воздействием второго тактового импульса происходит запись в первые ячейки входных регистров 7 кода второго отсчета группового сигнала и перезапись кода первого отсчета вход Q ного сигнала во вторые ячейки регистров 7. Код второго отсчета с первых выходов регистров 7 через мультиплексор 8 поступает в блок 3 принятия решения. Если второй отсчет

5 входного группового сигнала принадлежит к тому же ансамблю сигналов, что и первый, то второй тактовый импульс проходит через блок 3 на вход обратного счета счетчика 4. Состоя2д ние счетчика 4 изменяется, на его выходах появляется двоичный код 110 (фиг. 2 о, п, р).

Аналогично происходит прием последующих отсчетов входного группо25 вого сигнала, одного ансамбля сигналов (в данном случае четного). После прихода третьего тактового импульса в счетчике 4 записывается двоичное число 101, а после четвертого

-jQ импульса (четвертый принятый отсчет четного сигнала) - число 100. После этого на входы блока 3 принятия решения поступают отсчеты нечетного группового сигнала. Канал приема нечетного группового сигнала в блоке 3 закрыт, следовательно, тактовые импульсы с выхода тактового генератора 1 не проходят на вход обратного счета счетчика 4.

По окончании цикла интегрирования из опорного генератора 2 (фиг. 2 и) на управляющие входы блоков 3 и 9 поступает импульс конца цикла (ИКЦ).

8блоке 3 принятия решения ИКЦ разблокирует каналы приема В регистре

9памяти происходит перезапись кода ошибки синхронизации с выходов счетчика 4 (фиг. 2 к, д, м). В результате этого состояние мультиплексора 8 изменяется. Код ошибки синхронизации, поступающий на адресные входы мультиплексоров 8 становится равным 100. Под воздействием этого кода на выходы мультиплексоро в 8 коммутируются пятые входы (входы мультиплексоров 8 нумеруются числами от О до (N-1) (фиг. 2б,в,г,д,е, ж), процесс смены состояния мультиплексора 8 показан стрелками). Таким об35

40

45

50

55

разом, в момент прихода ИКЦ в устройстве происходит временной сдвиг входного группового сигнала относительно опорных функций Уолша на величину исходной ошибки синхронизации - fg без затрат времени.

На следующем цикле интегрирования входного группового сигнала на адресных входах мультиплексора 8 присутствует код 100. Считывание кодов отсчетов сигнала происходит с пятых ячеек входных регистров 7. По окончании второго цикла интегрирования на выходах счетчика 4 в момент прихода ИКЦ вновь записывается число 100 - код первоначальной расстройки синхронизации, который переписывается в регистр 9 памяти, и состояние коммутаторов не изменяется. Сие- тема находится в синхронизме.

Если в процессе передачи информации происходит сбой синхронизма, то поиск группового сигнала осуществляется аналогично описанному алгоритму Разница заключается в том, что исходное состояние счетчика 4 определяется величиной предьщущей расстройки синхронизма и новый код ошибки вычитается из записанного в счетчике 4.

Формула изобретения

Устройство цикловой синхронизации многоканальных систем связи, содержащее тактовый генератор и соединенные последовательно опорный генератор функций Уолша, блок принятия решения и счетчик, а также аналого- цифровой преобразователь, вход которого является входом устройства, при этом выход тактового генератора соединен с тактовым входом блока принятия решения, отличающееся тем, что, с целью сокращения времени синхронизации, введены циф- роаналоговый преобразователь, п входных регистров (п logjN, а N - равномерность входного группового сигнала) , п мультиплексоров и регистр памяти, входы которого соединены с соответствукяцими выходами счетчика, а выходы регистра памяти соединены с соответстьукицими адресными входами мультиплексоров, выход каждого из которых соединен с соответствующим входом блока принятия решения, а информационные входы мультиплексоров соединены с выходами соответствующих входных регистров, управляющие входы которых подключены к выходу тактового генератора, при зтом управляющий вход регистра памяти соединен с выходом опорного генератора функций Уолша, вход которого соединен с выходом тактового генератора, а выходы мультиплексоров подключены к входам цифроаналогового преобразователя, выход которого является выходом устройства.

Изобретение относится к электросвязи. Цель изобретения - сокращение времени синхронизации. Устр-во содержит тактовый г-р 1, опорный г-р 2 функций Уолша, блок принятия 3 решения, счетчик 4, АЦП 5, ЦАП 6, входные регистры 7, мультиплексоры 8 и регистр 9 памяти. В устр-ве последовательно осуществляется прием отсчетов входного группового сигнала четного, а затем нечетного ансамблей сигналов. В момент прихода импульса конца цикла происходит разблокировка каналов приема и в устр-ве осуществляется временной сдвиг входного группового сигнала относительно опорных функций Уолша на величину исходной ошибки синхронизации без затрат времени. Цель достигается введением ЦАП 6, регистров 7 и 9 и мультиплек- соров 8. 2 ил. % (Л вх. N 1 7, гЗ ; Р -. . . - п. Н Вых.1 со со to ел 01 СП