Устройство для индикации квадратурного сдвига фаз между двумя гармоническими сигналами Советский патент 1987 года по МПК G01R25/00 

Изобретение относитс:я к технике электрических измерений и может быть использовано для контроля с повышенной точностью квадратурного сдвига фаз между двумя гармоническими сигналами.

Цель изобретения - повышение точности индикации квадратурного сдвига фаз между гармоническими сигналами за счет снижения аддитивной составляющей погрешности измерения.

На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит инвертор 1, первый коммутатор 2, входы которого соединены соответственно с входом и выходом инперт ора 1 , гии:леловательно соединенные сумматор 3, первг тй вход которого подключен к вь1ходу коммутатора 2, yciuniTeju. 4 несущей, детектор 5, упрапляемьш фт льтр 6 для выде ления сигнала прямоугольной формы, усилитель 7- низкой частоты, синхрон- 9, с выхода

ныи выпрямитель

BTopofi выход - с входом второг о эле мента 18 памяти, управляющие входЕз второго 10, третьего 11, четвертого

12и пятого 13 коммутаторов подключ

)

ны к выходу второго делителя 16 час тоты, а измерительны прибор 19 вкл чен между выходами первого 17 и вто рого tS элементов памяти,

10 Устройство работает следующим об разом.

Пусть в первЫ11 полупериод управляющего сигнала с выхода триггера д лителя 16 частоты входы второго 10,

15 третьего 11 и четвертого 12 коммута торов подключаются к своим вторым входам, а выход синхронного выпрями теля 8 через ход пятого коммутатор

13и второй его выход подключается

20 к входу второго элемента 18 памяти. этом случае сраиниваемьш сигнал U поступает на предизионный высокоста бильный квадратурный фазорасщепител

которого квадратурные г I .1 . 11

квадратурный

I I . II и фаз о- 25 монические сигналы 11, U,sinQt, М,

и | sLn(cot+Tr/2) через вторые входы второго 10, третьего 11 и четвертог 12 коммутаторов поступают на их вых ды. При этом па вход инвертора 1 по 30 дается сигнал И . Первый коммутатор 2, входы которого подключены к входу и выходу инвертора 1, периодически чистотой И1п}е1)тпропания (коммутации задаваемой выходным сигналом делител

расщепитель 9, второй 10, третий 11, четвертьш 12 и пятый 13 коммутаторы, последовательно соединешпле компаратор 14, второй вход которого заземлен, первый делитель 15 частоты п

второй де.1п-1тель 16 частоты, первьп 17 и второй 18 элементы памяти и измерительный прибор 19, iipHtroM нход квадратурного фазорасщепителя 9 и первые входы второго 10 и третьиг о 1 1 коммутаторов соединепрл с псг)вым входом устройства, первый вход четвертого KOMNryTaTopa 12 соединен с вторььм входом устройства, второй вход второго коммутатора 10 соединен с первым выходом квадратур)юго фазорас- щепителя 9, второй вькод которого соединен с вторыми входами третьего 11 и четвертого 12 коммутаторов, вььчод второго коммутатора 10 соединен с входом инвертора 1, выход третьего коммутатора 11 соед1П1еп с первым входом компаратора 14, выход четвертого коммутатора 12 соединен с вторым входом сумматора 3, выход первого делителя 15 частоты соединен с упраиляю- щими входами первого коммутатора 2, синхронного выпрямителя 8 и управляемого фильтра 6 для выделения сигнала прямоугольной формы, вход пятого ком- мутатора 13 подключен к выходу спнх- ронного выпрямителя 8, первый в)ход пятого коммутатора 13 соединен с входом первого элемента 17 памяти, а

9, с выхода

BTopofi выход - с входом второг о элемента 18 памяти, управляющие входЕз второго 10, третьего 11, четвертого

12и пятого 13 коммутаторов подключе

ны к выходу второго делителя 16 частоты, а измерительны прибор 19 включен между выходами первого 17 и второго tS элементов памяти,

Устройство работает следующим образом.

Пусть в первЫ11 полупериод управляющего сигнала с выхода триггера делителя 16 частоты входы второго 10,

третьего 11 и четвертого 12 коммутаторов подключаются к своим вторым входам, а выход синхронного выпрямителя 8 через ход пятого коммутатора

13и второй его выход подключается

к входу второго элемента 18 памяти. В этом случае сраиниваемьш сигнал U поступает на предизионный высокостабильный квадратурный фазорасщепитель

которого квадратурные гар I .1 . 11

I I . II монические сигналы 11, U,sinQt, М,

I I . II 25 монические сигналы 11, U,sinQt, М,

gg

и | sLn(cot+Tr/2) через вторые входы второго 10, третьего 11 и четвертого 12 коммутаторов поступают на их выходы. При этом па вход инвертора 1 по- 30 дается сигнал И . Первый коммутатор 2, входы которого подключены к входу и выходу инвертора 1, периодически с чистотой И1п}е1)тпропания (коммутации) , задаваемой выходным сигналом делителя

15 частота, подает на пе15выл вход сумматора 3 то входноГ, то выходной сигналы инвертора 1. Одновременно сигнал U., , квадратурный 11, , поступает на второй вход сумматора 3 п вход компаратора 14, обеспечивает работу делителей 15 и 16 частоты и такую начальную фазу управляющего сигнала делителя 15 частоты, при которой обеспечивается минимальная аддитивная погрешность от 1сомбинационных ооставля- ЮИ1ИХ. Тогда на первом входе сумматора 3 действует сформированный первым KOMJ iyraTopoM 2 периодически 1пшерти- рованный сигнал

Ui,ui sinbt+( |) И + X sign sin(Qt+y)l

2(cf,- )

и, , сз - соответственно амплитуда

и ггастота сигнала U, ; i, t-f - частота и начальная фаза управляющего сигнала на вьгходе делителя 15 частоты.

133781

При суммировании сумматором 3 сигналов Иц и IL| получают амплитудно- фазомодулированный сигнал

„ UO+UP

(1

1+n-in-si-gn sin(Qt +4)

UC+UP

xsin

J,.f.l..,..-..3igns.n(at.4

(1) 10

где

Г7 . Uc4u

, II

+и; +2и,и; cos 2

и -ju , , u +uf ;

Lpp , - соответственно начальные фазы суммарного сигнала в первый и второй полупериоды инвертирующего сигнала на выходе делителя 15 час готы,

Как видно из (1), амплитуда огибающей, пропорциональная разности амплитуд U(. и Up, равна нулю

Разность U(,-Up может возникнуть

в результате отклонения модуля и фазы коэффициента передачи инвертора 1 от номиналов, равных соответственно единице и iT, а также от неидентичности фазовых характеристик входов сумматора 3 и паразитных связей между цепями управления и сигнала в канале огибающей. В этом случае сигнал огибающей выделенный детектором 5 и управляемым фильтром 6, усиливается усилителем 7 низкой частоты, выпрямляется синхронным выпрямителем 8, управляемым сигналом с выхода делителя 15 частоты, и через второй выход пятого коммутатора 13 подается на элемент 18 памя-

ти, где и запоминается. I

Напряжение U , запомненное элементом 18 памяти, пропорционально аддитивно погрешности от суммарного воздействия таких факторов, как отклонение модуля и фазы коэффициента передачи инвертора 1 от номиналов, равных соответственно единице и 1, от неидентичиости фазовых характери- стик входов сумматора 3, от паразитных связей между цепями управления и сигнала в канале выделения огибающей и т.д., т.е. и, ,g uU,, .

Во второй полупериод управляющего сигнала с выхода делителя 16 частоты выходы второго 10, третьего 11 и четвертого 12 коммутаторов подключаются к своим первым входам, обеспечивая

5

5

6

Б g

5

прохождение сигнала U-, на вход инвертора 1 и вход компаратора V-t, работу делителей 15 и 16 частоты и такую начальную фазу выходного сигнала делителя 15 частоты, при которой аддитивная погрешность от комбинационных составляющих становится минимальной. При этом сигнал U проходит на второй вход сумматора 3. Одновременно выход синхронного выпрямителя 8 через вход пятого коммутатора 13 и его первый выход подключается к входу первого элемента 17 памяти.

При этом напряжение U,, запоминаемое элементом 17 памяти, представляет собой сумму двух составляющих: первая - MJo пропорциональна абсолютной аддитивной погрешности от указанных выше факторов, а вторая, равная S(iitj ), где S - коэффициент преобразования схемы; t &(+) q , - отклонение разности начальных фаз сигналов U-, и от квадратуры, пропорциональ- -на отклонению разности фаз q), - i-p входных сигналов U- и 1Ц от квадратуры, т.е. и,пп UotSi.V.

Измерительный прибор 19, включенный между выходами элементов 17 и 18 памяти, измеряет разность напряжений между ними. Поэтому измеренное напряжение

и,и„ и,пп -и5п,б ьи„±5й(,.-Ш, 5д4) пропорционально отклонению разности фаз сравниваемых сигналов от квадратуры.

Уровень снижения аддитивной погрешности в предлагаемом устройстве определяется погрешностью запоминания и хранения элементов 17 и 18 памяти, а также стабильностью квадратурного фазорасщепителя 9. Погрешность элементов 17 и 18 памяти не 1%.

После второго полупериода управляемого выходного сигнала делителя 16 частоты опять следует первый, и процесс повторяется.

1)ормула изобретения

Устройство для индикации квадратурного сдвига фаз между двумя гармоническими сигналами, содержащее инвертор, первый коммутатор, входы которого соединены с входом и выходом инвертора, последовательно соединенные сумматор, первый вход которого соединен с выходом первого коммутатора, усилитель несущей, детектор, последовательно соединенные усилитель низкой частоты и синхронный выпрямитель, измерительный прибор, а также последова

тельно соединенные компаратор и пер„

вый делитель частоты, выход которого

подключен к управляющим входам первог коммутатора и синхронного выпрямителя отличающееся тем, что, с цельК) повышения точности, в него вне- дены квадратурный фазорасщепитель, второй, третий, четвертый и пятый коммутаторы, из которых второй, третий и четвертый выполнены с двумя входами и одним выходом, а пятый - с одним входом и двумя выходами, первый и второй элементы памяти, управляемый фильтр для выделения сигнала прямоугольной формы и второй делитель частоты, причем вход квадратурного фазо- расщепителя и первые входы второго и третьего коммутаторов соединены с первым входом устройства, первый вход четвертого коммутатора соединен с вторым входом устройства, второй вход второго коммутатора соединен с первым выходом квадратурного фазорасщеРедактор А.Лежнина

Составитель В.Шубин

Техред И,Попович Корректор М.Демчик

Заказ 4126/43Тираж 730Подписное

ВНШПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

пителя, второй выход которого соединен с вторыми входами третьего и четвертого коммутаторов, выход второго коммутатора соединен с входом инвер- .тора, выход третьего коммутатора соединен с входом компаратора, выход четвертого коммутатора соединен с вторым входом сумматора, выход детектора соединен с входом управляемого фильтра, выход которого соединен с входом усилителя низкой частоты, а управляющий вход - с выходом первого делителя частоты, информационный вход пятого коммутатора соединен с выходом синхронного выпрямителя, первый его выход - с входом первого элемента памяти, второй его выход - с входом второго элемента памяти, вход второго делителя частоты соединен с выходом первого делителя частоты, выход второго делителя частоты соединен с управляющими входами второго, третьего, четвертого и пятого коммутаторов, а входы измерительного прибора соединены с выходами элементов па ,мяти.

Изобретение относится к области электрических измерений и может быть использовано для контроля с повышенной точностью квадратурного сдвига фаз между двумя гармоническими сигналами. Изобретение обеспечивает по сравнению с известным повышение точности индикации квадратурного сдвига фаз между гармоническими сигналами путем снижения аддитивной составляющей погрешности измерения. Устройство содержит инвертор 1, коммутаторы 2, 10,11,12 и 13, сумматор 3, усилитель 4 несущей, детектор 5, управляемый фильтр 6 для выделения сигналов прямоугольной формы, усилитель 7 низкой частоты, синхронный выпрямитель 8, квадратурный фазорасщепитель 9, компаратор 14, делители 15 и 16 частоты, элементы 17 и 18 памяти, измерительный прибор 19. Уровень снижения аддитивной погрешности будет определяться погрешностью запоминания и хранения элементов памяти 17 и 18, а также стабильностью квадратурного фазорас- щепителя 9. Погрешность этих элементов в данном устройстве не хуже 1%. 1 ил. с л со оо оо