Цифроаналоговая система сбора и обработки информации Советский патент 1987 года по МПК G06F3/00 

Изобретение относится к вычислительной технике и может быть использовано при создании систем, производящих сбор и обработку аналоговых сигналов от многих датчиков, в частности обработку телеметрической информации .

Целью йзобретени является повьше- ние точности цифровой обработки ана- логовых сигналов за счет максимального приближения амплитуды сигнала к величине полной шкалы аналого-цифрового преобразователя.

На фиг. 1 и 2 изображена блок- схема предлагаемой системы; на фиг.3- схема блока мультиплексирования и согласования входных сигналовj на фиг. 4 - схема блока масштабирования на фиг. 5 - схема блока управ- ления; на фиг. 6 - пример реализации схем блока регистров и шифратора; на фиг. 7 - пример дискретизации входного диапазона сигналов по уровням; на фиг. 8 - временные диа- граммы работы блока управления.

Цифроаналоговая система сбора и обработки информации содержит блок 1 мультиплексирования и согласования входных сигналов, аналого-цифровой преобразователь 2, оперативное запоминающее устройство 3, блок 4 мае- штабирования, постоянное запоминающее устройство 5, блок 6 управления, дешифратор 7, формирователь 8 поро- говых напряжений, группу компараторов 9, регистр 10, шифратор 11, цифровой коммутатор 12.

Блок мультиплексирования и согла- сования входных сигналов (фиг. 3) осуществляет сопр51жение системы с первичными измерительными преобразователями информации (датчиками).Блок 1 содержит счетчик 13 адреса, дешифратор 14, мультиплексор 15, дифферен циальный усилитель 16. Блок 4 масштабирования содержит аналоговые коммутаторы 17 и 18, группу масштабных усилителей 19. Выходы счетчика 13 адреса соединены с входами дешифратора 14 и являются выходом адреса входног сигнала мультиплексора, выходы которого соединены с входами дифференциального усилителя, выход которого является выходом аналогового сигнала блока 1 и соединен с информационным входом первого аналогового коммутатора блока масштабирования. Каждый выход первого аналогового коммутатора

17 соединен с информационным входом соответствующего масштабного усилителя 19 группы. Входы управления усилением масштабных усилителей соединены с входом установки козффициента преобразования блока 4. Выходы масштабных усилителей соединены с соответствующими информационными входами второго аналогово1 О коммутатора, выход которого является выходом блока масштабирования. Управляющие входы аналоговых коммутаторов объединены и являются входом диапазона измерения сигнала блока масштабирования. Вход счетчика 13 адреса является входом приращения адреса блока 1, входы мултиплексора 15 являются информационными входами системы.

Аналого-цифровой преобразователь осуществляет преобразование аналоговой информации, поступающей на его вход, в цифровой вид.

Оперативное запоминающее устройство (ОЗУ) осуществляет оперативное хранение в различных ячейках информации, поступающей с АЦП и цифрового коммутатора. Запись информации в соответствующую ячейку ОЗУ происходит в конце каждого преобразования. Вывод данных осуществляется по командам блока управления. ОЗУ может быть реализовано на интегральных схемах типа 564РУ2.

Постоянное запоминающее устройство 5 (ПЗУ) может быть реализовано на интегральных схемах, программируемых выжиганием.

Блок 6 управления (фиг. 5) предназначен для выработки сигналов в соответствии с временной диаграммой, требуемой для обеспечения последовательности работы вxoдяш ix в систему устройств. Блок управления содержит линии 20 и 21 задержки, формирователи 22 импульсов, генератор 23 импульсов, регистр 24 сдвига.

Блок 25 вывода представляет собой логические схемы с тремя состояниями и соединяет ОЗУ с внeшниl ш устройствами обработки, например микроЭВМ. Работа блока вывода синхронизируется сигналами блока управления.

Дешифратор 7 может быть построен на интегральных схемах типа 564ИД1. Б простейшем случае формирователь пороговых напряжений представляет собой резистивный делитель напряжения. В качестве компаратора 9 может быть

выбрана интегральная схема типа 521САЗ, Регистр 10 реализован на D-триггерах.

Шифратор построен на логических элементах. Схема шифратора выбирается в зависимости от количества разрядов регистра и от требуемо1 О коли- чества разрядов на выходе шифратора. Пример реализации шифратора при шести Т)-триггерах приведен на фиг. 4.

Цифровой коммутатор может быть реализован на интегральных схемах типа 564КП1. Масштабные усилители могут быть реализованы на интегральных цифроаналоговых преобразователях типа 572ПА1 (572ПА2) в различных вариантах включения,

Цифроаналоговая система сбора и обработки информации работает следую- щим образом.

10 ш, осуществляюп ему масштабное увеличение или уменьшение сигнала. Коэффициент передач усилителей определяется цифровым кодом, поступаюш,им на входы управления усилиемс Данные цифровые коды записаны в ПЗУ 5, выходы которого подключены к соответствующим информационным входам цифрового ком 4утатора. Двоичный код шифратора 11 поступает на вход управления цифрового коммутатора и в соответствии с заданным адресом на его выходе формируется цифровой код, поступающий на входы управления усиления масштабных усилителей, ПромасштаУправление работой мультиплексора 15 осуществляется счетчиком 13 адреса и дешифратором 14 по сигналам бло- 25 бйрованный информационный сигнал песка 6 управления. Информационный сиг- тупает на вход АЦП и через время, оп нал выбранного датчика через дифференциальный усилитель 16 поступает на вход аналогового коммутато а 17

ределяемое линиями 20 и 21 задержки, блок управления вьщает команду на начало преобразования. Величина задержи на ВХОДЫ компараторов 9 группы. Уп- ЗО определяется временем, кеобходиравление работой аналогового коммутатора осуществляется цифровым кодом, поступающим на его управляюш,ий вход. Формирование данного кода производится с помощью блоков 8-11. Формирователь 8 пороговых напряжений задает на входах компараторов 9 группы напряжения, с помощью которых максимально допустимый для системы диапазон изменения амплитуды входных сигналов разбивается на N поддиапазонов с произвольной дискретностью. На фиг. 7 показан один из возможных вариантов разбивки на поддиапазоны. С помощью компараторов определяется в каком из поддиапазонов находится в данный момент времени информационный сигнал. Таким образом, для определенной амплитуды входного сигнала в каждый момент времени на выходе всех N компараторов группы формируется определенный параллельный единичный код, определяюцщй в каком из поддиапазонов находится входной сигнал. По

35

40

45

50

Ь5ым ДЛЯ выбора необходимого масштабного усилителя и его коэффициента преобразования.

Таким образом, непосредственно перед каждым цифровым преобразованием аналогового сигнала в соответствии с его амплитудой на выходе шифратора формируется двоичный код, с помощью которого выбирается необходимый масштабный усилитель и его коэффициент преобразования. Данные масштабные преобразования информационного сигнала обеспечивают амплитуду преобразованного сигнала на входе АЦП, максимально приближенную к величине полной шкалы АЦП, что обеспечивает максимальную точность цифрового преобразования любого аналогового сигнала.

Таким образом, изменение амплитуды сигнала датчика в произвольный момент времени приводит к автоматическому изменению алгоритма предваритель ной обработки данного сигнала.

Цифровая информация АЦП поступает

сигналу блока управления параллельный . «а первые информационные входы ОЗУ, код фиксируется регистром 10 и пре- Адрес ячейки ОЗУ, куда записывается

цифровая информация входного сигнала в данный момент времени и соответстобразуется шифратором 11 в двоичный код. Полученный двоичный код управляет работой аналоговых коммутаторов

вующий ей код коэффициента, передачи.

17 и 18 и работой цифрового кo шyтa- тора.

Таким образом, каждому из N поддиапазонов на вьгходе шифратора соответствует свой определенньй двоичный код, с помош,ью которого информационный сигнат подключается к определенному масштабному усилитр.яю 19 груп

ш, осуществляюп ему масштабное увеличение или уменьшение сигнала. Коэффициент передач усилителей определяется цифровым кодом, поступаюш,им на входы управления усилиемс Данные цифровые коды записаны в ПЗУ 5, выходы которого подключены к соответствующим информационным входам цифрового ком 4утатора. Двоичный код шифратора 11 поступает на вход управления цифрового коммутатора и в соответствии с заданным адресом на его выходе формируется цифровой код, поступающий на входы управления усиления масштабных усилителей, Промасштабйрованный информационный сигнал пеступает на вход АЦП и через время, оп

бйрованный информационный сигнал пеступает на вход АЦП и через время, оп

ределяемое линиями 20 и 21 задержки, блок управления вьщает команду на начало преобразования. Величина задерж5

0

5

0

Ь5ым ДЛЯ выбора необходимого масштабного усилителя и его коэффициента преобразования.

Таким образом, непосредственно перед каждым цифровым преобразованием аналогового сигнала в соответствии с его амплитудой на выходе шифратора формируется двоичный код, с помощью которого выбирается необходимый масштабный усилитель и его коэффициент преобразования. Данные масштабные преобразования информационного сигнала обеспечивают амплитуду преобразованного сигнала на входе АЦП, максимально приближенную к величине полной шкалы АЦП, что обеспечивает максимальную точность цифрового преобразования любого аналогового сигнала.

Таким образом, изменение амплитуды сигнала датчика в произвольный момент времени приводит к автоматическому изменению алгоритма предварительной обработки данного сигнала.

Цифровая информация АЦП поступает

вующий ей код коэффициента, передачи.

I

поступающий с выхода цифровсг о коммутатора, определяется состоянием счетчика 13 и дешифратора 7. По фронту сигнала Конец преобразова- ния входная информация ОЗУ записывается в соответствующую ячейку ОЗУ и по спаду этого же сигнала блок управления выдает команду на смену опрашиваемых каналов

Вьщача данных из ОЗУ во внешнее устройство обработки и отображения информации происходит по сигналам блЬка управления, формируемым с по - мощью генератора 23 импульсов, ре- гистра 24 сдвига, формирователей 22 импульсов.

Формула изобретения

1. Цифроаналоговая система сбора и обработки информации, содержащая постоянное запоминающее устройство, блок управления, блок мультиплексирования и согласования входных сиг- налов и блок масштабирования, выход которого соединен с информационным входом аналого-цифрового преобразователя, выход которого соединен с информационным входом опера - тивного запоминающего устройства, выход которого является выходом системы, первый, второй и третий выходы блока управления соединены соответ- ственнб с входом приращения адреса блока мультиплексирования и согласования входных сигналов, стробирую- щим входом аналого-цифрового преобразователя и входом считывания оперативного запоминающего устройства, причем информационные входы блока мультиплексирования и согласования входных сигналов являются информационными входами системы, выход аналогового сигнала блока мультиплекси- рования и согласования входных сигналов соединен с информационным входом блока масштабирования, отличающаяся тем, что, с целью

повышения точности цифровой обработ

ки аналоговых сигналов за счет максимального приближения амплитуды сигнала к величине полной шкалы аналого цифрового преобразователя, в нее введены формирователь пороговых напряже НИИ, группа компараторов, регистр, шифратор, дешифратор, цифровой коммутатор, управляющий вход которого соединен с выходом шифратора и с вхо

5 0

5

0

25 30 ц 40 45

CQ

„

1 .

дом выбора диапазона изменения сигнала, блока масштабирования, выход адреса входного сигнала блока мультиплексирования и согласования входных сигналов соединен с входом дешифратора, выход которого соединен с адресным входом оперативного запоминающего устройства, вход, записи которого соединен с входом запуска блока управления и с выходом готовности аналого-цифрового, преобразователя, выход цифрового коммутатора соединен с вторым информационным входом оперативного запоминающего устройства и с входом установки коэффициента преобразования блока масштабирования, выходы постоянного запоминающего устройства соединены с информационными входами цифрового коммутатора, в ыходы формирователя пороговых напряжений соединены с первыми входами соответствующих компараторов группы, вторые входы которых объединены и соединены с выходом аналогового сигнала блока мультиплексирования и согласования входных сигналов, выходы компараторов группы соединены с соответствуюш;ими разрядами информационного входа регистра, тактовый вход которого соединен с четвертым выходом блока управления выход регистра соединен с входом шифратора, причем вход формирователя пороговых напряжений является входом опорного напряжения системы.

2. Система по п. 1, отличающаяся тем, что блок масштабирования содержит первьш и второй аналоговые коммутаторы, группу масштабных усилителей, информационный вход первого аналогового коммутатора яв- . ляется информационным входом блока масштабирования, выход которого соединен с выходом второго аналогового коммутатора, вход диапазона изменения сигнала блока масштабирования соединен с управляющими входами первого и второго аналоговых коммутаторов, выходы первого аналогового коммутатора соединены с информационными входами масштабных усилителей группы, входы управления усилением которых соединены с входом установки коэффициента преобразования блока масштабирования, выходы масштабных усилителей группы соединены с информационными входами второго аналогового коммутатора.

Щиг. j

Изобретение относится к вычислительной технике и может быть использовано при создании систем,производящих сбор и обработку аналоговых сигналов, например при обработке телеметрической информации Изобрете ние позволяет повысить точность цифровой обработки аналоговых сигналов за счет максимального приближения амплитуды сягнаяа к величине полной шкалы аналого-цифрового преобразователя. Для этого в систему, содержащую блок мультиплексирования и согласования входных сигналов, блок 4 масштабирования, аналого-цифровой преобразователь 2, постоянное запоминающее устройство 5, оперативно-запоминающее устройство 3, блок управления 6, дополнительно введены формирователь пороговых напряжений, группа компараторов, регистр, шифратор, дешифратор, цифровой коммутатор,1 з.п. ф-лы, 8 ил. (Л со О5 со N5 Фиг. 2

--L

13

Фиг.:)

v

фие.5

Фиг.7

Q)iod - эапусна I I

Первый Выход

emSepmbi

J

Пербыи быкад

Третий бь/}(од

,, e

олений

JblOOCfOH

информации

с блона. 25

Составитель А.Пак Редактор Е.Копча Техред Л.Олейник Корректор С.Черни

Заказ 6366/44 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

(риг в