Устройство для ввода информации от аналоговых датчиков Советский патент 1990 года по МПК G06F3/05 

Фиг.1

315

Изобретение относится к автоматике и вычислительной технике и может быть использовано для ввода в ЭВМ аналоговой информации от датчиков.

Цель изобретения - повышение быстродействия ввода информации.

На-фиг.1 представлена блок-схема системы; на фиг.2 - временные диаг

формирователя 12, выход которого соединен с установочным входом триггера 13 и с .входом Запись буферного регистра 6, первый выход формирователя 11 соединен с первым входом Выбор регистра блока 17 управления и с входом сброса триггера 13, выход которого соединен с входом Управление считы

Изобретение относится к автоматике и вычислительной технике и может быть использовано для ввода в ЭВМ аналоговой информации от датчиков. Целью изобретения является повышение быстродействия ввода информации. Устройство содержит аналоговые датчики 1, мультиплексор 2, регистр 3 номера канала, блок 4 масштабирования, аналого-цифровой преобразователь 5, буферный регистр 6, элемент 7 задержки, блок 8 выборки и хранения, блок 9 синхронизации, регистр 10 масштаба, формирователи 11 и 12 сигналов, триггер 13, элементы И 14 и 15, контролер 16 прямого доступа к памяти, блок 17 управления. Устройство позволяет осуществлять подготовку сигнала последующего канала к аналого-цифровому преобразованию одновременно с аналого-цифровым преобразованием сигнала предыдущего канала. 6 ил.

раммы работы системы; на фиг.З - cxeMajg ванием/записью контроллера 16 прямоблока синхронизации; на фиг.4 - временные диаграммы работы блокл синхронизации; на фиг.5 - схема формирователя сигналов; на фиг.6 - схема блока управления.

Устройство для ввода информации от аналоговых датчиков содержит аналоговые датчики 1, мультиплексор 2, регистр 3 номера канала, блок 4 масштабирования, аналого-цифровой преобразователь 5, буферный регистр 6, элемент 7 задержки, блок 8 выборки и хранения, блок .9 синхронизации, регистр 10 масштаба, формирователи 11 и 12 сигналов, триггер 13, элементы И 14 и 15, контроллер 16 прямого доступа к памяти, блок 17 управления.

Н

20

25

го доступа к памяти, выход Чтение регистра которого соединен с входом Чтение буферного регистра 6, выход Запись выполнена которого соединен с первым входом элемента И 15, второй вход которого соединен с вторым выходом формирователя 11, выход Запись выполнена регистра 10 масштаба соединен с вторым входом элемента И 14, выход Запись выполнена регистра 3 номера канала соединен с вторым входом Выбор регистра блока 17 управления и с третьим входом элемента И 14 и через элемент 7 задержки с третьим входом элемента И 15, выходы элементов И 14 и 15 соединены соответственно с входами Ответ регистра и Запрос прямого доступа к памяти контроллера 16 прямого доступа к памяти, информационные выходы буферного регистра 6 соединены с шиной адрес/ - /данные,входы/выходы адрес/данные контроллера 16 прямого доступа к памяти соединены с шиной адрес/данные, входы/выходы управления контроллера 16 прямого доступа к памяти соединены с шиной управления, выход Запись регистра контроллера 16 прямого доступа к памяти соединен с входом управления блока 17 управления, первый и- второй выходы Запись которого соединены соответственно с входами Запись регистра 3 номера канала и регистра 10 масштаба.

Аналоговые датчики 1 подключены к соответствующим информационным входам мультиплексора 2, входы управления которого соединены с выходами регистра 3 номера канала, информационные входы которого подключены к шине адрес/данные, выход мультиплексора 2 соединен с информационным входом бло- ка 4 масштабирования, информационные выходы аналого-цифрового преобразователя 5 соединены с информационными входами буферного регистра 6, информационные входы регистра 10 масштаба соединены с шиной адрес/данные, информационные выходы регистра 10 масштаба соединены с входами управления блока 4 масштабирования, выход которого соединен с информационным входом блока 8 выборки и хранения, выход которого соединен с информационным входом аналого-цифрового преобразователя 5, выход Чтение выполнено буферного регистра 6 соединен с первым входом элемента И 14 и с входом блока 9 синхронизации, первый выход которого соединен с входом синхронизации блока 8 выборки и хранения и с входом формирователя 11, второй выход блока 9 синхронизации соединен с входом синхронизации аналого-цифрового преобразователя 5, выход Конец преобразования которого соединен с входом

ванием/записью контроллера 16 прямо

0

5

о 5 0 5

0

5

го доступа к памяти, выход Чтение регистра которого соединен с входом Чтение буферного регистра 6, выход Запись выполнена которого соединен с первым входом элемента И 15, второй вход которого соединен с вторым выходом формирователя 11, выход Запись выполнена регистра 10 масштаба соединен с вторым входом элемента И 14, выход Запись выполнена регистра 3 номера канала соединен с вторым входом Выбор регистра блока 17 управления и с третьим входом элемента И 14 и через элемент 7 задержки с третьим входом элемента И 15, выходы элементов И 14 и 15 соединены соответственно с входами Ответ регистра и Запрос прямого доступа к памяти контроллера 16 прямого доступа к памяти, информационные выходы буферного регистра 6 соединены с шиной адрес/ - /данные,входы/выходы адрес/данные контроллера 16 прямого доступа к памяти соединены с шиной адрес/данные, входы/выходы управления контроллера 16 прямого доступа к памяти соединены с шиной управления, выход Запись регистра контроллера 16 прямого доступа к памяти соединен с входом управления блока 17 управления, первый и- второй выходы Запись которого соединены соответственно с входами Запись регистра 3 номера канала и регистра 10 масштаба.

Мультиплексор может быть реализован на интегральных схемах серии 590, например на 590КН6.

Регистр номера канала, регистр масштаба и буферный регистр реализованы на интегральных схемах 588ИР1, вводящих в микропроцессорный комплект интегральных схем серии 588.

Блок масштабирования может быть реализован на основе умножающего цифроаналогового преобразователя, в различных вариантах включения.

Аналого-цифровой преобразователь и блок выборки и хранения выбираются с учетом конкретных условий эксплуатадни и их схемы могут быть реализованы по известным схемам.

Элемент задержки может быть реализован последовательным соединением логических элементов серии 564, например 564ПУ4.

Блок синхронизации предназначен для выработки синхронизирующих сигналов Выборка, поступающего на синхронизирующий вход блока 8 и вход фор- мир013Јаеля 11, и , поступ ю- щего на синхронизирующий в :от, АЦП. Блок синхронизации, пример реапиэации которого пписедол на фиг.З, содержит формирователь CHI нала Выборка, построенный на этементах Д1, R1, С1, формирователь задержки, построенный на Д2, il2 , С2 и формирователь сигнала Запуск, построенный на ДЗ, R3, СЗ. В зависимости от применяемых блока выборки и хранения и АЦП формирователи обеспечивают требуемую длительность сигналов Выборка и Запуск.

Формирователь задержки обеспечивает временной сдвиг сигнала Запуск для установления переходных процессов в УВХ, Временная диаграмма работы блока синхронизации приведена на фиг.4:

Пример реализации формирователя 11 приведен на фиг.5. Длительность формируемого импульса задается элементами R и С.

В формирователе 12, реализованном по аналогичной схеме1, что и формирователь 11, используется только прямой выход.

Контроллер, прямого доступа к памяти реализован на интегральной схеме 588ВТ2, входящей в микропроцессорный комплект интегральных схем серии 588.

Блок 17 управления (фиг.6) обеспечивает последовательную запись информации в регистры 3 и 10. Блок управления содержит инвертор 18, триггер 19 и два элементы И 20 и 21. Вход инвертора 18 соединен с выходом Запись выполнена регистра 3 номера канала, установочный вход триггера 19 соединен с первым выходом формирователя 1 1 и входом сброса триггера 13, объединенные входы элементов И 20 и 21 соединены с выходом Запись регистра контроллером прямого доступа к памяти, выход элемента И 20 соеди- нен с входом .Запись регистра 3 номера канала, выход элемента И 21

0

соединен с входом Запись регистра Ю масштаба.

Устройство для ввода информации от аналоговых датчиков работает следующим образом.

Выбор требуемого канала осуществляется мультиплексором в соответствии с данными регистра 3 номера канала. Масштабное изменение сигнала выбранного датчика, обеспечивающее согласование данного сигнала с входным диапазоном АЦП, производится в блоке 4 масштабирования в соответствии с дан- 5 ньгми регистра 10 масштаба. Блок выборки и хранения обеспечивает неизменность сигнала на входе АЦП в течение всего процесса преобразования.

По окончании очередного аналого- цифрового преобразования сигнала на

0

35

выходе АЦП сигнал Конец преобразования (строка Г на фиг.2) переходит в состояние 1, указывая тем самым, что данные преобразования готойы. По 25 положительному перепаду сигнала Конец преобразования на выходе формирователя 12 формируется импульс, по которому данные АЦП записываются в буферный регистр 6 и триггер 13 пере- 30 ходит в состояние 1 (строка Ж). После того, как в буферный регистр запишется информация, на его выходе Запись выполнена формируется импульс (строка Л), который через элемент И 15 поступает на вход Запрос ПДП контроллера ПДП. С этого момента начинается цикл прямого доступа к памяти ЭВМ. Контроллер организует запрос на ПДП, после получения разрешения -на ПДП организует выдачу адреса на системную магистраль и Запись/ /Считывание данных по этому адресу. Передача информации между устройством и памятью ЭВМ организована по стан- 45 дартному алгоритму. Логическая 1 на входе Запись/считывание КПДП (строка Ж) переводит контроллер в режим Записи информации в память ЭВМ. Адрес ячейки памяти, в которую будет 50 записана информация хранится в внут- рением регистре адреса КПДП. Чтение буферного регистра осуществляется по сигналу Чтение регистра КПДП. После того, как информация будет счи- 5 тана из буферного регистра, на его выходе Чтение выполнено формируется импульс (строка П), который через элемент И 14 поступает на вход Ответ регистра КПДП, завершая цикл ПДП.

40

Считывание данных аналого-цифрового преобразования в системную память производится в режиме ПДП, т.е. без участия программы. Время выполнения адресных команд в программе в 2-3 раза больше, чем время выполнения операций обмена в режиме ПДП. Таким образом, увеличение скорости передачи данных преобразования в системную память позволяет увеличить пропускную способность системы ввода.

В работе системы ввода информации можно выделить два одновременно протекающих процесса. Первый - процесс преобразования аналого-цифровым преобразователем сигнала канала N, на фиг.2 временной интервал (t.t). Второй - подготовка сигнала следующего канала N+1 к аналого-цифровому пись кода адреса канала необходимого

образованию, т:е. выбор мультиплексором канала N+1 и масштабное преобразование сигнала дцнного канала, на фиг.2 интервал (t,tj). Одновременно выполнение данных процессов обеспечи- 25 вается блоком выборки и хранения, который позволяет производить изменение аналогового сигнала на своем входе, храня неизменным значение сигнала предыдущего канала.30

Таким образом, совмещение во времени операций выбора канала и аналого- цифрового преобразования АЦП обеспечивает сокращение времени преобразования входного сигнала в цифровой код и тем самым увеличение пропускной способности системы.

Оба указанных процесса начинаются в момент перехода сигнала Чтение вы35

датчика.

После того, как в регистр 3 запишется информация, на его выходе Запись выполнена формируется импульс, которым блок 17 управления переводится в режим записи информации в регистр 10 масштаба. Одновременно данный импульс через элемент И 14 поступает на вход Ответ регистра КПДП, по которому КПДП заканчивает цикл ПДП. Этот же импульс через элемент задержки и элемент И 15 поступает на вход Запрос ПДП контроллера, осуществляя запрос ПДП, по которому начинается новый цикл ПДП. Задержка импульса Запись выполнена регистра 3 элементом задержки необходима для завершения предыдущего цикла ПДП. Цикл записи кода коэффициента масштабирования в

полнено буферного регистра из состоя-,/) регистр 10 масштаба в режиме ПДП аналогичен записи информации в регистр 3 номера канала. По сигналу Запись выполнена (момент времени t , строка М) регистра 1,0 масштаба, поступающему

ния О в состояние 1 (момент времени t , фиг.2). Данный сигнал поступает на вход блока 9 синхронизации, который формирует сигнал Выборка

(строка А), по которому блок 8 осуще

ствляет выборку значения сигнала канала N, тем самым начиная первый процесс. Через время, необходимое для выборки сигнала и установления переходных процессов блока 8, блок 9 синхронизации формирует сигнал За- луск (строка Б), обеспечивая начало аналого-цифрового преобразования. По сигналу Выборка начинается и второй процесс. По этому, сигналу на выходах формирователя 11 формируются разнополярные импульсы. Импульс первого выхода (строка Д) устанавливает на выходе триггера 13 О (строка Ж)

87068

а на выходе триггера 19 1. Логическое состояние триггера 13 определяет режим Запись/Считывание КПДП. Логическое состояние триггера 19 определяет в какой из регистров 3 и 10 будет считана информация из системной памяти. Таким образом, КПДП устанавливается в режим Чтение и блок 17 управления обеспечиваем запись информации в регистр 3 номера канала. Импульсом второго выхода формирователя 11 (строка Е), поступающего через элемент И 15 на КПДП, осуществляется запрос ПДП. КПДП разрешает ПДП и в соответствии с принятой организацией обмена в регистр 3 номера канала из ячейки системной памяти, определяемой регистром адреса КПДП, проводится за0

5

датчика.

После того, как в регистр 3 запишется информация, на его выходе Запись выполнена формируется импульс, которым блок 17 управления переводится в режим записи информации в регистр 10 масштаба. Одновременно данный импульс через элемент И 14 поступает на вход Ответ регистра КПДП, по которому КПДП заканчивает цикл ПДП. Этот же импульс через элемент задержки и элемент И 15 поступает на вход Запрос ПДП контроллера, осуществляя запрос ПДП, по которому начинается новый цикл ПДП. Задержка импульса Запись выполнена регистра 3 элементом задержки необходима для завершения предыдущего цикла ПДП. Цикл записи кода коэффициента масштабирования в

14 на вход Ответ цикл КДП заканчива

Таким образом, два указанных процесса начинаются и проходят одновременно и независимо друг от друга, что позволяет осуществлять подготовку .сигнала следующего канала к аналого-цифровому преобразованию одновременно с аналого-цифровым преобразованием сигнала предыдущего канала. В резуль- тате, время преобразования входного сигнала в цифровой код уменьшается на время выбора мультиплексором, необ

ходимого канала и время масштабного преобразования сигнала канала.

Формула изобретения

Устройство для ввода информации от аналоговых датчиков, содержащее мультиплексор, регистр номера канала, блок масштабирования, аналого-цифрово преобразователь, буферный регистр, элемент задержки, информационные входы мультиплексора являются информационными входами устройства, информационные входы регистра номера канала подключены к шине адрес/данные, информационные выходы регистра номера канала подключены к управляющим входам мультиплексора, выход которого соединен с информационным входом блока масштабирования, информационные выходы аналого-цифрового преобразователя подключены к информационным входам буферного регистра, отличающееся тем, что, с целью повышения быстродействия ввода инфор- мации, в устройство введены первый

УП-

и второй формирователи сигналов, триггер, первый и второй элементы И, блок синхронизации, блок выборки и хранения, регистр масштаба, блок равления, первый и второй выходы которого соединены соответственно с входами записи регистра номера канала и регистра масштаба, информационные выходы которого подключены к управляющим входам блока масштабирования, выход которого соединен с информационным входом блока выборки и хранения выход которого подключен к информационному входу аналого-цифрового преоб-

fO

й 25

15

30

, 0

J/8706Ю

разователя, выход Чтение выполнено буферного регистра соединен с первым входом первого элемента И и входом блока синхронизации, первый и второй выходы которого соединены соответственно с входом синхронизации блока выборки и хранения, входом первого формирователя сигналов и входом синхронизации аналого-цифрового преобразователя, выход Конец преобразования которого подключен к входу второго формирователя сигналов, выход которого подключен к установочному входу триггера и входу записи буферного регистра, информационные входы регистра масштаба подключены к шине адрес/данные, выход Запись выполнена регистра номера канал-а подключен к первому входу блока управления, третьему входу первого элемента И, входу элемента задержки, выход Запись выполнена регистра масштаба подключен к второму входу первого элемента И, первый выход первого формирователя сигналов подключен к второму входу блока управления и .входу сброса триггера, информационные выходы буферного регистра соединены с шиной адрес/данные, второй выход первого формирователя сигналов, выход элемента задержки и выход Запись выполнена буферного регистра подключены соответственно к входам второго элемента И, третий вход блока управления и вход чтения буферного регистра являются управляющими входами устройства, управляющими выходами которого являются соответственно выходы триггера, первого и второго элементов И.

20

35

vЈ О Г-

с t.

ш

V3fiuoЈ

/

,WfiuOЈ

н онс/однд

TOf/Mjnead огоне/д&Яд j

Фиг. 5

Фиг. 6