Регенератор цифровых сигналов Советский патент 1988 года по МПК H04B3/04 

00 Од СП

00

ел

Изобретение относится к электросвязи и мо5кет быть использовано при построении,цифровых Магистралей связи в качества линейного кода, в ко- торых используется код с чередованием полярности символов.

Целью изобретения является повышение помехоустойчивости.

На чертеже представлена структур- нал.схема регенератора цифровых сиг налов.

Регенератор цифровых сигналов содержит блок 1 предварительного усилителя, блок 2 вьщеления хронирую- щего сигнала, первый 3 и второй 4 решающие блоки, блок 5 автоматической регулировки усиления (АРУ), блок 6 элементов ИЛИ, блок 7 сравнения, блок 8 обнаружения ошибок, накопи- тель 9, умножитель частоты 10, ре. гистр И сдвига, блок 12 анализа, блок 13 согласования, блок 14 выходного преобразователя.

Регенератор цифровых сигналов работает следующим образом.

Принимаемый квазитроичньй сигнал поступает на блок 1 предварительного усилителя, связанньш с блоком 5 АРУ, обеспечивающим его устойчивую работу.

С выходов блока 1 предварительного усилителя усиленньй и разделенный на положительную и отрицательную составляющие сигнал поступает на решающие блоки 3 и 4 и блок 2 вьщеления хронирующего сигнала. Решающие блоки 3 и 4 в моменты, определяемые хронирующими импульсами, поступающими с блока 2 выделения хрнирующего сигнала, сравнивают поступившие сигналы с пороговым уровнем, в .результате принимается решение о значении принятого символа. Сигналы с выходов решающих блоков 3 и 4 объединены блоком элементов ИЛИ 6 на регистр 11 сдвига, обладающий возможностью инверсии любого символа, записанного в него. С выхода регистра 11 сигнал поступает на бло 14 выходного преобразователя, где происходит преобразование символов в линейньп сигнал.

В случае ошибочного восстановления символа в решающих блоках 3 и 4, вызванного помехами в среде передачи факт ошибки обнаруживается в блоке 8 обнаружения ошибок благодаря избыточности кода ШИ.

5

0

5

5

5

0

0

Одновременно в блоке 7 сравнения производится сравнение восстановленного сигнала, поступившего с блока элементов ИЛИ 6, и сигнала, поступившего с блока 1 предварительного усилителя через блок 13 согласования. Последний имеет фиксиро- ванньй коэффициент передачи, обеспечивающий .равенство уровней сигналов на входах блока 7 сравнения при приеме неискаженных сигналов.

На выходе блока 7 сравнения формируется сигнал отражающий степень несоответствия принятого и восстановленного сигналов. Этот сигнал в двоичном коде передается в накопитель 9, запись в которьй производится с частотой kf, где f - частота хронирующего сигнала; k - количество двоичных символов в кодовой комбинации, выдаваемой блоком 7 сравнения. Из накопителя 9 информация о степени несоответствия п восстановленных и п поступивших с блока 1 предварительного усилителя символов передается в блок 12 анализа, которьй выявляет номер восстановленного символа с наибольшим несоответствием сигналу. Этот сигнал вследствие воздействия помех, уровень которых в реальных .трактах определяется нормальным законом, соответствует ошибочно принятому символу. Исправление зтоГо символа происходит в регистре 11 сдвига путем его инвертирования по сигналу с блока 12 анализа. Количество ячеек п в регистре 11 сдвига определяется структурой сигнала в линии и рассчитывается по формуле , где m - максимальное число подряд следзгющих нулей. Блок 14 выходного преобразователя осзпцествляет преобразование сигнала, поступающего на него с регистра 11 сдвига, из биполярной формы в сигнал кода ЧПИ.

Регистр 11 сдвига обладает возможностью инверсии символов, записанных в него и блок 12 анализа. Указанньй регистр 11 сдвига может быть реализован путем включения между триггерами, являющимися ячейками обычного регистра сдвига, сумматоров по модулю два, вторые входы которых соединены с соответствующими выходами блока 12 анализа. Последний может быть реализован путем последовательного соединения схемы выявления максимального сигнала из поступающих на него сигналов с преобразованием его

и 1 II

)

логический О и набора элементов И, первые входы которых соединены с выходами схемы выявления максимального сигнала, а объединенные вторые входы соединены с выходом блока 8 обнаружения ошибок. Формула изобретения

Регенератор цифровых сигналов, содержащий блок предварительного усилителя, к первому входу которого подключен выход блока автоматической регулировки усиления, к входу которого подключен первьй выход блока предварительного усилителя, второй и третий выходы которого подключены к первым входам первого и второго решающих блоков, а через блок вьще- ления хронирующего сигнала - к вторым входам первого и второго решающих блоков, отличающийся тем, что, с целью повьшения помехоустойчивости за счет обнаружения факта ошибки и исправления ошибочно принятого символа, введены блок выходного преобразователя, последовательно соединенные блок элементов ИЛИ, к пер5

10

65359

вому и вторым входам которых подключены выходы первого и второго решающих блоков, и регистр сдвига, выход которого подключен к первому входу блока выходного преобразователя, последовательно соединенные блок обнаружения ошибок, к первому и второму входам которого подключены выходы первого и второго решаюш сс блоков, и блок анализа, выходы которого подклю 1ены к вторым входам регистра сдвига, при этом выход блока вьщеления хронирующего сигна- 15 ла подключен к второму входу блока выходного преобразователя и к (п+2)- му входу регистра сцвкга а к вторым входам блока анализа через введенные последовательно соединенные умножитель частоты и накопитель, к второму входу которого через введенные последовательно соединенные блок согласования и блок сравнения, к второму входу которого подключен вы- 25 ход блока элементов ИЛИ, подключен первьй выход блока предварительного усилителя, второй вход которого и выход блока выходного преобразовате-- ля являются соответственно входом и выходом регенератора цифровых сигналов.

20

30

Изобретение относится к электросвязи. Цель изобретения - повьшение помехоустойчивости. Регенератор цифровых сигналов содержит блок 1 предварительного усилителя, блок 2 вьщеления хронирующего сигнала, решаю - щие блоки 3,4, блок 5 автоматической регулировки усиления. В целях повышения помехоустойчивости за счет обнаружения факта ошибки и исправления ошибочно принятого символа в регенератор введены блок выходного преобразователя 14, последовательно соединенные блок элементов ИЛИ 6, регистр сдвига 11, последовательно соединенные блок обнаружения ошибок 8 и блок анализа 12, а также умножитель частоты 10, накопитель 9, блок согласования 13 и блок сравнения 7. 1 ил.