Цифровой фазометр Советский патент 1988 года по МПК G01R25/08 

ЭДтрЙ т

I J

. i

СЛ

со

Oi 00

00 о

Фиг.1

1368

8-11 импульсов, инвертор 12, сдвиговый регистр 13, умножитель 14 частоты, ключи 15 - 18 и 31, триггеры 19 - 21, управляемые инверторы 22 и 23, генератор 24 тактовых импульсов, блок 27 синхронизации, элемент ИЛИ 28, счетчики 29 и 32, п-разряд- ные регистры 30, (п-1)-разрядные инверторы 33 и 2п-разрядный мультиплексор 36. Благодаря введению второго (п-1)-разрядного инвертора 33, 2п- разрядного мультиплексора 34, 2п-разрядного сумматора 35 и 2п-разрядных регистров 37 и 38 становится возможным путем вычисления функции Ср ор ; производить операид1ю алгебраического суммирования над промежуточными результатами измерений сдвига фаз входных сигналов. Это эквивалентно увеличению времени измерения с сохранением однозначности и непрерывности фазовой характеристики, а следовательно, без грубых ошибок в результате измерения. 3 ил.

Изобретение может быть использовано при создании высокоточных преобразователей фаза - код для управляющих цифровых вычислительных систем. Цель изобретения - повышение точности измерения при высокой скорости изменения сдвига фаз входных сигналов. Фазометр содержит формирователи 1,2,

1

Изобретение относится к измерительной технике и может найти применение при создании цифровых фазометров повышенной точности, а также высокоточных преобразователей фаза - код для управляющих цифровых вычислительных систем.

Цель изобретения - повышение точности измерений при высокой скорости изменения сдвига фаз входных сигналов

На фиг. 1 приведена блок-схема фазометра; на фиг. 2 - фазовые характеристики известного (сплошная линия) и предлагаемого (штрихпунктирная линия) фазометров; на фиг. 3 - блок-схема блока синхронизации.

Цифровой фазометр содержит первый и второй формирователи 1 и 2 импульсов, причем первый формирователь 1 импульсов состоит из последовательно соединенных первого усилителя-ограничителя 3, первого компаратора 4 и формирователя 5, второй формирователь 2 импульсов содержит последовательно соединенные второй усилитель- ограничитель 6 и второй компаратор 7, третий 8, четвертый 9, пятый 10 и шестой 11 формирователи импульсов, инвертор 12, сдвиговый регистр 13, умножитель 14 частоты, первый 15, второй 16, третий 17 и четвертый 18 ключи, второй, первый и третий триггеры 19-21, первый и второй управляемые инверторы 22 и 23, генератор 24 тактовых импульсов, состоягдий из формирователя 25 последовательностей импульсов и генератора 26, блок 27

5

-

5

0

синхронизации, элемент ШШ 28, первый счетчик 29, п-разрядный регистр 30, пятый ключ 31, дополнительный счетчик 32, (п-1)-разрядньв1 инвертор 33, первый мультиплексор 34, сумматор 35, второй мультиплексор 36, первый и второй 2п-разрядные регистры 37 и 38, причём выход компаратора 4 подключен к первому входу управляемого инвертора 22, второй вход которого соединен с выходом счетчика 32 и с вторым входом управляемого инвертора 23, выход формирователя 5 соединен с первыми входами ключей 16 и 17, вторые входы которых подключены к второму входу ключа 31, входу сброса счетчика 29 и третьему выходу блока 27 синхронизации, третий вход ключа 16 соединен с выходом инвертора 12, вход которого соединен с третьим входом ключа 17 и выходом сдвигового регистра 13, выход компаратора 7 соединен с входом умножителя 14 частоты, входами формирователей 10 и 11 и первым входом сдвигового регистра 13, второй вход которого соединен с выходом умножителя 14 частоты, выход ключа 1Ь присоединен к первому входу триггера 19, второй вход которого соединен с выходом ключа 17, а выход триггера 19 - с первым входом ключа 31, выход последнего соединен с первым входом счетчика 32, второй вход которого связан с десятым выходом блока 27 синхронизации, выход инвертора 22 соединен с входами формирователей 8 и 9 импульсов.

выходы которых подключены к первым входам триггеров 20 и 21 соответственно, второй вход триггера 20 подключен к выходу формирователя 11 импульсов и третьему входу ключа 31, выход триггера 20 соединен с первьм входом ключа 15, второй вход которого соединен с вторым выходом блока 27 синхронизации и первым входом ключа 18, третий вход ключа 15 и второй вход ключа 18 соединены соответственно с первым и вторым выходами формирователя 25 последовательностей импульсов, а третий вход ключа 18 - с выходом триггера 21, выход генератора 26 соединен с вторым входом блока 27 синхронизации и входом формирователя 25 последовательностей импульсов, первый вход блока 27 присоединен к выходу формирователя 10 импульсов, выходы ключей 15 и 18 соединены с первым и вторым входами элемента ИЛИ 28 соответственно, выхо элемента ИЛИ 28 - с входом счетчика 29, выходы которого с (т-п+1)-го по (т-1)-й соединены соответственно с входами с первого по (п-1)-й регистра 30, а т-й выход - с первым входом управляемого инвертора 23, выход которого подключен к п-му входу регистра 30, выходы регистра 30 с первого по (п-1)-й соединены с входами инвертора 33, вход записи регистра 30 связан с первым выходом блока 27 синхронизации, выходы инвертора 33 подключены к первым (п-1) младшим разрядам мультиплексора 34, вторые входы которого соединены с выходами регистра 38, а первые входы разрядов с п-го по 2п-й связаны с выходом п-го разряда регистра 30, входы управления мультиплексора 34 соединены с четвертым и пятым выходами блока 27 синхронизации, первые входы сумматора 35 подключены к выходам мультиплексора 34, вторые - k выходам регистра 37, вход записи которого присоединен к девятому выходу блока 27 синхронизации, первые входы мультиплексора 36 подключены к выхода с (п+1)-го по 2п-й разрядов сумматора 35, а вторые входы - к источнику нулевого логического уровня, входы регистра 38 соединены с выходами сумматора 35, вход записи регистра 38 связан с шестым выходом блока 27 синхронизации, входы младших п разрядов регистра 37 связаны с вы0

5

ходами регистра 30, а входы старших разрядов - с выходами мультиплексора 36, входы управления которого соединены с седьмым и восьмым выходами блока 27.

Блок 27 содержит ключ 39, счетчик 40, формирователь 41 импульсов, элемент ИЛИ 42, триггер 43, второй ключ 44, второй счетчик 45, инвертор 46, второй триггер 47, второй инвертор 48, третий триггер 49, третий ключ 50, второй формирователь 51 импульсов, делитель 52 частоты, третий счетчик 53, дешифратор 54, четвертый триггер 55, второй и третий элементы ИЛИ 56 и 57 и пятый триггер 58, причем первый вход счетчика 40 соединен с выходом ключа 39, первьй вход которого является вторым входом блока 27 синхронизации и соединен с входом делителя 52 частоты, второй вход счетчика 40 связан с первым выходом триггера 47 и третьим

5 вькодом блока 27 синхронизации, первый вход счетчика 45 подключен к первому входу триггера 47 и к выходу ключа 44, первый вход которого соединен с первым входом блока 27, а вто0 рой вход - с первым выходом триггера 43, первый вход элемента ИЛИ 42 подключен к входу Работа/Останов блока 27 синхронизации, а также к входу инвертора 48 и первому входу триггера 49, второй вход элемента ИЛИ 42 соединен с первым выходом блока 27 синхронизации и выходом формирователя 41, вход которого соединен с выходом счетчика 40, выход элемента ИЛИ 42 подключен к вторым выходам счетчика 45, триггеров 47 и 43 и к десятому выходу блока 27 синхронизации, первый вход триггера-43 подключен к первому выходу триггера 47, инвертор 46

g включен между выходом счетчика 45 и третьим входом триггера 47, второй выход триггера 43 соединен с вторым выходом блока 27 и вторым входом ключа 39, выход инвертора 48 соединен с первым входом ключа 50, второй вход триггера 49 подключен к первому вхо- ду триггера 58 и входу Начало цикла блока 27, выход триггера 49 связан с вторым входом ключа 50, выход которого соединен с первым входом счетчика 53 и первым входом триггера 55 через формирователь 51 импульсов, выход делителя 52 частоты соединен с вторым входом счетчика 53, выходы ко5

0

0

5

торого подключены к дешифратору 5, первый и второй выходы последнего соединены с девятым и шестым выходами блока 27, третий выход подключен к второму входу триггера 55, третий вход которого соединен с четвертым выходом дешифратора 54, вторым входо триггера 58 и третьим входом счетчика 53, первьй и второй выходы триг- гера 55 соединены с первыми входами элементов ИЛИ 56 и 57 соответственно первый выход триггера 58 связан с вторыми входами элементов ИЛИ 56 и 5 и седьмым выходом блока 27, второй выход - с восьмым выходом блока 27, выходы элементов ИЛИ 56 и 57 соединены с четвертым и пятым выходами блока 27.

Цифровой фазометр работает следую щим образом.

Синусоидальные или прямоугольные напряжения X, и Х подаются на первы и второй формирователи 1 и 2 импульсов, причем напряжение Х является опорным.

Входные сигналы, пройдя через первый и второй усилители-ограничители 3 и 6, усиливаются и симметрично ограничиваются по амплитуде. С по- мощью первого и второго компараторов 4 и 7 происходит преобразование входных сигналов в напряжение прямоугольной формы с уровнями, совместимыми с используемой серией микросхем

Полньш диапазон значений измеряемого сдвига фаз Ц разбивается на дв области: 0±90° и 180190°.

Начальное значение сдвига фаз, определяющее, в какую из областей по падает i( , находится путем усреднения в течение нескольких периодов входных сигналов в интервале подготовки, когда блок 27 синхронизации снимает блокировку ключей 16 и 17, одновременно сбрасывая счетчик 29. Ключи 15 и 18 в этот момент заблокированы.

Формирователь 5 выдает короткий импульс в момент появления переднего фронта сигнала Х. Этот импульс попадает на первые входы ключей 16 и 17, на третьи входы которых с выхода сдвигового регистра 13 подается сигнал X., сдвинутый на 1/4 периода, причем на ключ 16 - через инвертор 12. На тактовый вход сдвигового регистра 13 поступают импульсы с частотой следования f, сформированные умножителем

14 из сигнала Х, причем,, если 5, 16, то выходом сдвигового регистра 13 служит выход четвертого его разряда. В этом случае колебания границ областей происходят в пределах 1/16 периодов входных сигналов независимо от частоты fg, и практически не оказывают влияния на точность измерения. Если q , находится в первой области, импульс, пройдя через ключ 16, попадает на первый вход триггера 19. При нахождении tf во второй области импульс попадает на второй вход триггера 19, который запоминает начальное значение сдвига фаз, определяемое в течение одного периода входных сигналов. На первый вход счетчика 32, в котором происходит усреднение начального значения сдвига фаз, предварительно установленного в нулевое состояние сигналом с десятого выхода блока 27 синхронизации, через ключ 31 поступают импульсы с формирователя 11 в течение интервала подготовки, определяемого блоком 27, при условии наличия логической единицы на выходе триггера 19. Число периодов входных сигналов, входящих в интервал подготовки, равно 2 , где k - количество разрядов счетчика 32. Если начальное значение сдвига фаз, соответствующее логической единице на выходе триггера 19, больше чем в половине периодов входных сигналов, входящих в интервал подготовки, на выходе счетчика 32 появляется логическая единица, что свидетельствует о нахождении ср„ во второй области (вблизи точки разрыва фазовой характеристики) .

По окончании интервала подготовки происходит измерение. При этом, если Cpj( находится в первой области, сигнал X, проходит через управляемый инвертор 22 без инверсии и попадает на входы формирователей 8 и 9. Сигнал Х попадает на входы формирователей 10 и 11. Формирователи 8 и 10 вырабатывают импульсы, привязанные к передним фронтам сигналов X и Х, а формирователи 9 и 11 - к задним фронтам Триггеры 20 и 21 формируют фазовые интервалы и управляют ключами 15 и 18, которые в этот момент разблокированы. На вторые входы ключей 15 и 18 с выходов генератора 24 тактовых импульсов поступают последовательности счетных импульсов, сдвинутых по

713

фазе на 180° друг относительно друга. Пройдя через ключи 15 и 18, эти последовательности попадают на элемент ИЛИ 28 и далее на тактовый вход счет- чика 29.

По окоь чании интервала измерения блок 27 синхронизации блокирует ключи 15 и 18 и БЬфабатывает строб записи содержимого счетчика 29 в выходной регистр 30. Если Cf, находится в первой области, то старший разряд выходного кода N передается через инвертор 23 без инверсии.

С началом ближайшего периода опор- ного сигнала происходит следующий цикл измерения, при этом, если cf, находится во второй области, сигнал X, инвертируется управляемьц инвертором 22, что эквивалентно внесению до- полнительного фазового сдвига на 180 Для компенсации внесенного фазового сдвига старший разряд кода N,, инвертируется инвертором 23.

Часть цифрового фазометра, в кото- рой происходит накапливание информации, состоящая из инвертора 33, сумматора 35, мультиплексоров 34 и 36 и регистров 37 и 38, работает начиная с второго периода сигнала Рабо- та/Останов, считая с момента приема блоком 27 сигнала Начало цикла.

Во втором периоде сигнала Работа /Останов код с выхода регистра 30 поступает на входы п младших разря- дов регистра 37. На входы старших разрядов регистра 37 поступает уровень логического нуля, так как во второй период сигнала Работа/Останов подключены вторые входы мульти- плексора 36. Блок 27 вьфабатывает сигнал записи в регистр 37. Число, записанное в регистр 37, поступает на вторые входы сумматора 35, на первые входы которого поступает уро- вень логического нуля, так как мультиплексор ЗА заблокирован сигналами, вьфабатываемыми блоком 27. Таким образом, с выхода сумматора 35 на входы регистра 38 поступает число с вы- хода регистра 30, сложенное с нулем. Блок 27 вьфабатьшает сигнал записи в регистр 38.

В третьем и последующих лериодах сигнала Работа/Останов мультиплексор 36 переключается в положение, при котором возможно прохождение информации с выхода сумматора 35 на входы регистра 37. На вторые входы

5

5 0

s 0 5 Q

5

7В

(п-1) младших разрядов мультиплексора 34 поступает инвертированный сигнал с выходов (п-1) младших разрядов регистра 30, а на входы (п+1) старших разрядов - значение п-го разряда с выхода регистра 30. Этот код поступает на первые входы сумматора 35, так как блок 27 подключает первые входы мультиплексора 34. На вторые входы сумматора с выхода регистра 37 поступает код, соответствующий значению сдвига фаз, измеренному в предыдущем периоде измерения. На выходе сумматора 35 образуется код, соответствующий значению

,м;+ + пор ;-, , (1) п старших разрядов которого поступают на входы п старших разрядов регистра 37.

Блок 27 синхронизации обеспечивает формирование строба записи в регистр 37. Таким образом, в регистре 37 оказывается число, соответствующее

(-Я и.мГ- -Ч «р;- FFOO+tp,,; . (2)

Далее мультиплексор 34 переключается в противоположное положение, и на первые входы сумматора 35 поступает код, соответствующий накопленному результату измерения в предыдущих циклах с выхода регистра 38. На вторые входы сумматора 35 поступает код с выхода регистра 37. На выходе сумматора образуется код, которьй записывается в регистр 38 благодаря стробу записи, вырабатываемому блоком 27.

Таким образом, в регистре 38 оказывается записанным число в соответ- вии с формулой (2).

Блок 27 синхронизации работает следукнцим образом.

Перед началом работ подается сигнал Начало цикла. При этом на входе Работа/Останов должна быть логическая единица. Такая комбинация си1-

налов обеспечивает установку всех триггеров, кроме триггера 55, и счетчиков, кроме счетчика 53, в нулевое состояние. При появлении на входе Работа/Останов нулевого уровня первым импульсом с выхода формирователя 10 через ключ 44 взводится триггер 47, при этом начинается интервал подготовки.

Импульсы с выхода формирователя 10, проходящие через ключ 44, подсчитываются счетчиком 45, число разрядов

которого равно К. При накоплении счетчиком 45 2 импульсов на его выходе появляется логический ноль, который через инвертор 46 сбрасывает триггер 47, при этом взводится триггер 43, интервал подготовки заканчивается, и начинается интервал измерения. Длительность интервала измерения определяется времязадающим счетчиком 40, на тактовый вход которого через ключ 39 поступают импульсы с выхода генератора 26 импульсов. Формирователь 41 по окончании интервала измерения вырабатывает короткий импульс, служащий стробом записи в регистр 30 и проходящий через элемент ИЛИ 42, сбрасывающий триггер 43.

При этом первый интервал изме рения заканчивается. По переднему фрон- 20 раического суммирования над промежуту сигнала Работа/Останов (т.е. при возврате сигнала Работа/Останов в единичное состояние) взводится триггер 49 и тем самым разрешается прохождение сигнала Работа/Останов через ключ 50 на формирователь 51 импульсов, который вырабатывает короткие импульсы для сброса триггера 55 и счетчика 53. При этом выход дешифратора 54 перестает блокировать счетчик 53, на тактовый вход которого через делитель 52 частоты поступают импульсы с выхода генератора 2б импульсов. Так как триггер 58 сброшен, то уровень логической единицы на его первом выходе блокирует элементы ИЛИ 56 и 57, выходы которых запирают мультиплексор 34. Кроме того, сигналы с выходов триггера 58 устанавливают мультиплексор 36 в состояние, при котором подключены его вторые входы. При накоплении счетчиком 53 Р1 импульсов на первом выходе дешифратора 54 образуется сигнал, обеспечивающий строб записи в регистр 37, а при накоплении Р2 импульсов на втором выходе дешифратора образуется строб записи в регистр 38 (). При накоплении счетчиком 53 импульсов посредством сигнала с третьего выхода дешифратора 54 взводится триггер 55, а при накоплении Р4 импульсов () посредством сигнала с четвертого выхода дешифратора 54 сбрасывается триггер 55, взводится триггер 58 и блокируется дальнейший счет счетчика 53. Второй интервал измерения при этом закончен. Работа в третьем и последующих периодах сигнала Работа/Останов отличается от второго периода лишь тем, что триггер 58 взведен и не блокирует элементы ИЛИ 56 и 57, кроме того, сигналами с выходов триггера 58 мультиплексор 36 устанавливается в состояние, при котором подключены его первые входы.

Таким образом, повышение точности измерения при высокой, по сравнению с временем измерения, скорости изменения сдвига фаз входных сигналов и в случае, когда за время измерения

значение сдвига фаз выходит за пределы области однозначности измерительного устройства, достигается тем, что путем вычисления функций срцор; возможно производить операцию алгебточными результатами измерений сдвига фаз входных сигналов, что эквиваентно увеличению времени измерения с сохранением однозначности и непре- рывности фазовой характеристики, а следовательно, без грубых ошибок в результате измерения.

Формула изобретения

Цифровой фазометр, содержащий генератор тактовых импульсов, блок синхронизации, первый и дополнительный счетчики, регистр, пять ключей,

три триггера, сдвиговый регистр, умножитель частоты, инвертор, два управляемых инвертора, шесть формирователей импульсов, элемент ИЛИ, причем входы первого и второго формирователей импульсов соединены соответственно с первой и второй входными шинами фазометра, первый выход первого формирователя импульсов подключен к первому входу первого управляемого

инвертора, а второй выход - к первым входам второго и третьего ключей, выход второго формирователя импульсов подключен к входам пятого и шестого формирователей импульсов, к первому входу сдвигового регистра и через умножитель частоты к второму вхоу сдвигового регистра, выход которого соединен с вторым входом третьего ключа и через инвертор с вторым вхоом второго ключа, выход которого соединен с первым входом второго триггера, второй вход которого соединен с выходом третьего ключа, выход первого управляемого инвертора через

1113

третий и четвертьш формирователи импульсов подключен соответственно к первым входам первого и третьего триггеров, выходы которых соединены с первыми входами первого и четвертого ключей, второй вход третьего триггера подключен к выходу пятого формирователя импульсов и первому входу бло

третьим входам первого и четвертого ключей, вьскоды которых соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого подключен к входу первого разряда первого счетчика, второй и третий выхока синхронизации, второй вход которо- ю инвертор, первый (2п-разрядный) муль- го соединен с первым выходом генера- типлексор, второй (п-раэрядньй) нуль- тора тактовых импульсов, второй вы- типлексор, 2п-разрядный сумматор, два ход блока синхронизации подключен к 2п-разрядных регистра, причем входы

второго инвертора соединены с выхода- 15 ми первого регистра, выходы второго инвертора - с первыми входами (п-1) младших разрядов первого мультиплексора, первые входы первого мультиплексора с п-го по 2п-й соединены ды генератора тактовых импульсов сое- 20 с п-м выходом первого регистра, динены соответственно с вторыми вхо- выходы первого мультиплексора подклю- дами первого и четвертого ключей, вы- чены к первым входам сумматора, а вхо- ходы первого счетчика с (т-п+1)-го ды управления - к четвертому и пятому по (га-1)-й подключены к входам регистра с первого по (п-1)-й соответственно, а га-й выход первого счетчика соединен с первым входом второго управляемого инвертора, выход которого подключен к п-му входу регистра, вход записи которого соединен с первым выходом блока синхронизации, подклювьсходам блока синхрониза1у1И, выходы 25 сумматора соединены с входами второго регистра, а выходы второго регистра - с вторыми входами первого муль- типлесора, первые входы второго мультиплексора соединены с выходами п 30 старших разрядов сумматора, вторые входы второго мультиплексора подключены к нулевому логическому уровню, входы управления - к седьмому и восьмому выходам блока синхронизации.

вьсходам блока синхрониза1у1И, выходы 25 сумматора соединены с входами второго регистра, а выходы второго регистра - с вторыми входами первого муль- типлесора, первые входы второго мультиплексора соединены с выходами п 30 старших разрядов сумматора, вторые входы второго мультиплексора подключены к нулевому логическому уровню, входы управления - к седьмому и восьмому выходам блока синхронизации.

ченного десятым выходом к установочному входу дополнительного счетчика, выход шестого формирователя соединен с вторым входом первого триггера, пер- а выходы - к входам п старших разря- вый вход пятого ключа соединен с тре- дов третьего регистра, входы п млад- тьими входами второго и третьего ключей, входом сброса первого счетчика и третьим выходом блока синхронизации, второй вход пятого ключа подклю- 40 входами первого сумматора, входы замен к выходу второго триггера, а тре- писи второго и третьего регистров тий вход - к выходу шестого формиро- соединены с шестым и девятым выхода- вателя, выход пятого ключа соединен ми блока синхронизации соответст- с первым входом дополнительного счет- венно..

ших разрядов третьего регистра соединены с выходами первого регистра, выходы третьего регистра - с вторыми

чика, а выход второго счетчика соединен с вторыми входами первого и второго управляемых инв(рторов, о т л и- чающийся тем, что, с целы повышения точности при ны- сокой скорости измег, :) . сдвига фаз входных сигналов, в него дополнительно введены второй (п-1)-разрядный

второго инвертора соединены с выхода- ми первого регистра, выходы второго инвертора - с первыми входами (п-1) младших разрядов первого мультиплексора, первые входы первого мультиплексора с п-го по 2п-й соединены с п-м выходом первого регистра, выходы первого мультиплексора подклю- чены к первым входам сумматора, а вхо- ды управления - к четвертому и пятому

вьсходам блока синхрониза1у1И, выходы сумматора соединены с входами второго регистра, а выходы второго регистра - с вторыми входами первого муль- типлесора, первые входы второго мультиплексора соединены с выходами п старших разрядов сумматора, вторые входы второго мультиплексора подключены к нулевому логическому уровню, входы управления - к седьмому и восьмому выходам блока синхронизации.

а выходы - к входам п старших разря- дов третьего регистра, входы п млад- входами первого сумматора, входы записи второго и третьего регистров соединены с шестым и девятым выхода- ми блока синхронизации соответст- венно..

а выходы - к входам п старших разря- дов третьего регистра, входы п млад- входами первого сумматора, входы записи второго и третьего регистров соединены с шестым и девятым выхода- ми блока синхронизации соответст- венно..

ших разрядов третьего регистра соединены с выходами первого регистра, выходы третьего регистра - с вторыми