Генератор случайных чисел Советский патент 1988 года по МПК G06F7/58 

со

9)

эо

00

Изобретение относится к вычислительной технике и может быть использовано для формирования случайных чисел с произвольным законом распределения, например,, для построения электронных моделей системы связи.

Цель изобретения - повышение быстродействия генератора,

На фиг. 1 приведена структурно- функциональная схема -генератора случайных чисел;на фиг. 2 - функциональная схема накапливающего сум- матора-вычитателя; на фиг. 3 - -алгоритм формирования случайных чисел.

Генератор содержит генератор 1 тактовых импульсов, переключатель 2, счетчик 3, блок 4 памяти, накапливающий сумматор-вычитатель 5, блок

6памяти, генератрр 7 псевдослучайных чисел, блок 8 .сравнения, элементы ИЛИ 9 и 10, элемент И 11 и блок элементов И 12.

Накапливанлций сумматор-вычитатель 5 содержит вычитатель 13, сумматор 14, элементы 15 и 16 задержки, элементы И 17 - 19, элементы ИЛИ 20 и 21, регистр 22.

Генератор работает следующим образом.

Р исходном состоянии в генераторе

7псевдослучайных чисел установлен режим однократного формирования равномерно распределенных случайных чисел на заданном интервале м, . В блок 6 памяти записаны коды чисел, соответствующие верхним значениям каждого т-го отрезка (,N) на которые разделен интервал кодов MQ, М. При этом длина т-го отрезка пропорциональна вероятности появления случайного числа О на заданном интервале.

В блоке 4 памяти записаны двоичные коды значений функции, определяющей закон сходимости, например

М

N

где i 2, К; N 2

2

К - число итерацийi необходимых для поиска с заданной точностью га-го отрезка, на который попало значение случайного числа Q. На вход В накапливающего сумматора-вычитателя 5 подается двоичный код, соответствующий номеру 2 отрезка интервала м, м.

В начале работы импульсом начальной установки Sj обнуляется счетчик 3. Кроме того, импульс й через

элемент ИЛИ 10 поступает на вход генератора 7, устанавливая на его выходе первое случайное число и на вход начальной установки накапливающего сумматора-вычитателя 5. Б сумматоре-вычитателе 5 импульс S открывает элемент И 19, разрещая запись кода Bj через элемент ИЛИ 21

в регистр 22. Одновременно импульс. S через элемент ИЛИ 20 поступает на тактовый вход регистра 22, осуществляя запись кода В в регистр 22. На выходе регистра 22, являющегося выходом сумматора-вычитателя 5, и, следовательно, на адресном входе блока 6 памяти устанавливается двоичNный код числа В , равный А (--) .

При замыкании переключателя 2 тактовые импульсы S; с выхода генератора 1 поступают на счетный вход счетчика 3, который формирует коды 9; , являющиеся адресом соответствующих ячеек памяти блока 4. Импульсами 8; , поступающими на синхронизацию блока 6, содержимое б;-х ячеек блока 6 считывается на

второй вход блока 8 сравнения; В последнем осуществляется сравнение кода А А(М|) на выходе блока 6 постоянной памяти и кода Q на выходе генератора псевдослучайных чисел..

Если выполняется условие А(К;) Q то сигнал логической единицы j формируется на выходе Больше блока 8

Сравнения.

При этом импульс 1 поступает через элемент ПТИ 9 на вход синхронизации блока 4 памяти , с выхода которого считывается код А(М ,-, )

нового числа М;, адрес которого сформирован на выходе счетчика 3. Код А А(М;) с выхода блока 4 подается на выход блока 5, В этот момент времени импульс | поступает

на первый вход задания режима сумматора-вычитателя 5, при этом импульс |, поступает на тактовый вход вычитателя 13, на первый вход которого с выхода регистра 22 поступает

предыдущее -значение кода А(М;), на второй вход - текущее значение кода А(М;+, ) .

По тактовому импульсу осуществляется формирование кода числа М;,,

м, - дм - 2 ..;-:

2

2

2

Импульс , задержанный элементом 15 задержки на время срабатывания вычитателя 13, открывает элемент И 17 и одновременно через элемент ИЛИ 20 поступает на тактовый вход регистра 22, благодаря чему с выхода вычитателя 13 считывается полученное значение кода АС ,, ) и записывается в регистр 22.

При поступлении на вход синхронизации блока 6 памяти следующего тактового импульса 5;+, по сформированному в накапливающем сумматоре- вьгчитателе 5 коду А(М;, ) адреса- осуществляется считывание содержимого соответствующей ячейки памяти блока 6 памяти на второй вход блока 8 сравнения, в котором выполняется следующая операция сравнения.

Если А( ;) О, то сигнал логической единицы формируется на первом выходе блока 8 сравнения.

Формирование в сумматоре-вычитате- ле 5 следую1цего отрезка гистограммы осуществляется аналогично первому случаю, но при этом код числа ;,., формируется в сумматоре 14.

М

+ ЛМ

3. .

Дальнейший поиск случайного числа осуществляется аналогично.

При появлении на выходе счетчика 3 импульса переполнения заканчивается процесс поиска случайного числа: импульс через открытый по второму входу элемент И 11 поступает на второй вход элемента И 12, разрешая считывание кода А(М ,, Q с выхода сумматора-вычитателя на выход устройства.

Одновременно импульс | поступает через элемент ИЛИ 10 на вход генератора 7 псевдослучайных чисел и устанавливает в нем следующее случайное число Q, а сумматор-вычи- татель 5 устанавливает в начальное состояние.Таким образом, обеспечивается Hefiojiijiiioe количество шагов

68876

тактов К для формирования каждого случайного числа.

Формула изобретения 5

Генератор случайных чисел, содержащий первый блок памяти, rtJHcpa- тор псевдослучайных чисел, блок сравнения , первый и второй элементы ИЛИ,

Q генератор тактовых импульсов, выход которого через переключатель соединен с счетным входом счетч11ка, первый вход первого элемента ИЛИ является входом начальной установки

15 генератора, выход первого элемента ИЛИ соединен с входом Запуск генератора псевдослучайных чисел, выход которого соединен с первым информационным- входом блока сравнения, вто20 рой информационный вход которого

соединен с выходом первого блока памяти, отличающийся тем, что, с целью повьппения быстродействия, в него введены элемент И, блок

25 элементов И, второй блок памяти и накапливающий сумматор-вычитатель, при этом выходы Больще и Меньше блока сравнения соединены соответственно с первым и вторым вхо30 дами задания режима накапливающего сумматора-вычитатедя выходы Больше и Меньше блока сравнения соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого подключен к входу синхронизации второго блока памяти и к первому входу первого элемента И, выход которого подключен к второму входу первого элемента ИЛИ,выход

Q которого соединен с входом начальной установки накапливающего сумматора- вычитателя , выход которого соединен с адресным входом первого блока памяти, вход синхронизации которого

g соединен с входом синхронизации блока сравнения и подключен к счетному входу счетчика, выход переполнения которого соедине н с вторым входом элемента И, выход которого соедиgQ нен с первым входом блока элементов И, выход которого является выходом генератора случайных чисел, второй вход блока элементов И соединен с выходом сумматора-вычитателя, выход

55 счетчика подключен к адресному входу второго блока памяти.

35

0Ь/Ж.

Изобретение относится к вычислительной технике и может быть использовано для формирования случайных чисел с произвольным законом распределения, например при построении электронных моделей системы связи. Цель изобретения - повышение быстродействия генератора. Цель достигается введением в генератор элемента И, блока элементов И, блока памяти и накапливающего сумматора- вычитателя. В генераторе обеспечивается небольшое количество шагов- тактов для формирования каждого случайного числа. 3 ил.

Л

фиеЛ

Фиг,г

( Начало 3

i:D.