Генератор равномерно рспределенных псевдослучайных величин Советский патент 1988 года по МПК H03K3/84 

Изобретение относится к импульсной технике и может быть использовано в вычислительной технике и является усовершенствованием известного изобретения по авт. ев, № 1202038,

Цель изобретения - повышение точности формирования заданного закона распределения псевдослучайных величин.

На чертеже представлена функциональная схема генератора равномерно распределенных псевдослучайных величин.

Генератор содержит первый генератор 1 запускающих импульсов, первый элемент 2 задержки, второй генератор 3 запускающих импульсов, первьй элемент ИЛИ 4, триггер 5, генератор 6 тактовых импульсов, второй элемент 7 задержки, счетчик 8, первую группу 9 элементов И, блок 10 регистров памяти, блок 11 из N групп по N элементов И в группе, N элементов ИСКПЮЧАЮ ЩЕ ИЛИ 12, третий элемент 13 за- держки, первый блок 14 сравнения, первый регистр 15 памяти, второй блок 16 сравнения, второй регистр 17 памяти, уг- ноя;итель 18, группу 19 элементов ИЛИ, реткй регистр 20 памяти, вторую группу 21 элементов И, второй элемент И. ТИ 22, датчик 23 случайных чисел, вычислитель {Ы блок 24, четвертый элемент 25 задержки, выход которого соединен с пepвы И входами элементов И вгопой группы 21 элементов И, Бьгходы которых соединены с соответствующими входами первой группы входов умножителя 18, выходы которо

0

5

5

0

0

5

ход которого соединен с вторым входом второго элемента ИЛИ 22, Выход первого генератора 1 запускающих импульсов соединен с соответствующими входами второй группы входов группы 19 элементов ИЛИ и с соответствуто1цими входами второго регистра 17 памяти, выходы которого соединены с соответствующими входами второй группы входов умножителя 18. Выходы счетчика 8 соединены с соответствующими входами второй группы входов второго блока 16 сравнения. Выходы N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12 соединены с соответствующими входами третьей группы входов вычислительного блока 24.

Входы каждого иэ N элементов ИС- КШОЧАЮПШЕ ИЛИ 12 соединены с соответствующими выходами элементов И блока 11 из N групп по N элементов И в группе, первые входы элементов И каждой из групп которого соединены с выходом соответствующего элемента И группы 9, первые входы элементов И которой соединены с выходами соот- ветствуюш 1Х разрядов счетчика Вис первой группой входов первого блока 14 сравнения, вторая группа входов которого соединена с вькодами первого регистра 15 памяти, соответствующие установочные входы триггеров которого соединены с установочным входом счетчика 8, установочным входом 5лока 10 регистров памяти, входом первого элемента 2 задержки и выходом первого генератора 1 запускающих импульсов, вход которого соединен с

Изобретение относится к вычислительной технике и способствует повышению точности формирования заданного закона распределения псевдослучайных реличин. Устройство содержит генераторы 1 и 3 запщщающих импульсов, элементы 2, 7 и 13 задержки. элемент ИЛИ 4, триггер 5, генератор 6 тактовых импульсов, счетчик 8,группу 9 элементов И, блок 10 регистров памяти, блок 1I из N групп по N элементов И в группе, N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12, блок 14 сравнения и регистр 15 памяти. В генератор дополнительно введены блок 16 сравнения, регистры 17 и 20 памяти, умножитель 18, группа 19 элементов ИЛИ, группа 21 элементов И, элемент ИЛИ 22, датчик 23 случайных чисел, вычислительный блок 24 и элемент 25 задержки, Благодаря этому возможные значения закона распределения псевдослучайных величин занимают случайное положение возле равномерно распределенных точек с детерминироранными координятами. 1 ил. Л -/fr/ i. rf сл со а ас ;о ел 00 гч

го соединены с соответствующими входа- д второго генератора 3 запускаюми первой группы входов группы 19 элементов ИЛИ, выходы которой соединены с соот-четствующими входами третьего регистра 10 памяти, выходы которого соединены с вторыми входами соответствуюпщх элементов И второй группы 211 элементов И, соответствую- цими входами первой группы входов второго блока 16 сравнения, соответствующими входами первой группы входов вычислительного блока 24, входы второй группы входов которого соединены с соответствующлми выходами датчика 23 случайных чисел, вход которого соединен с выходом второго элемента ИЛИ 22, первый вход которого соединен с входом четвертого элемента 25 задержки и первым выходом второго блока 16 сравнения, второй вы-45

55

пщх импульсов, выход последнего через первый элемент ШШ 4 соединен с первым входом триггера 5, второй вход которого соединен с вькодом первого элемента 2 задержки. Выход первого блока 14 сравнения через второй элемент 7 задержки соединен с вторьтм входом первого элемента 4. Вь;лод триггера 5 соединен с входом генератора 6 1-акговых импульсов, рьгкод которого соединен с входом синхроаняа- 1ШИ счетчика 8 непосредственно, а с БТС ; ым1 . входами элементов И группы 9 - через третий элемент 13 задержки, Гн-1ходы регистров блока 10 регистров памяти соединены с вторыми входами элементов И соответствующей группы элементов И блока 11 иэ N групп по rJ элементов И р группе.

5

5

пщх импульсов, выход последнего через первый элемент ШШ 4 соединен с первым входом триггера 5, второй вход которого соединен с вькодом первого элемента 2 задержки. Выход первого блока 14 сравнения через второй элемент 7 задержки соединен с вторьтм входом первого элемента 4. Вь;лод триггера 5 соединен с входом генератора 6 1-акговых импульсов, рьгкод которого соединен с входом синхроаняа- 1ШИ счетчика 8 непосредственно, а с БТС ; ым1 . входами элементов И группы 9 - через третий элемент 13 задержки, Гн-1ходы регистров блока 10 регистров памяти соединены с вторыми входами элементов И соответствующей группы элементов И блока 11 иэ N групп по rJ элементов И р группе.

Генератор равномерно распределенных псевдослучайных величин работает следующим of. paaoM.

При включении устройства управляющее напряжение подается на первьпЧ 1 и второй 3 генераторы запускающих импульсов. При этом второй генератор 3 запускающих импульсов вырабатывает импульс, который через первый элемент ИГО 4 поступает на вход установки в нуль триггера 5 и устанавливает его в нулевое состояние. После задержки на время переходных процессов в триггере 5 первый генератор 1 запускающих импульсов также вырабатывает импульс, который обнуляет счетчик 8 и устанавливает в соответствующие состояния триггеры блока 10 регистров памяти, первого 15, второго 1 7 и третьего 20 регистров памяти При этом в регистре 15 памяти устанавливается число т, соответствующее числу точек, которые должны быть сформированы генератором равномерно распределенных псевдослучайных величин, что обеспечивается соответствующим соединением выхода генератора 1 запускающих импульсов с входами триггеров регистра 15 памяти. Анало- гичньм образом в регистре 17 памяти устанавливается число 2, а в регистре 20 памяти устанавливается число 1 что обеспечивается соответствующим соединением выхода генератора 1 запускающих импульсов с входами регистра 20 памяти через группу 19 элементов ИЛИ.

В регистрах блока 10 регистров памяти устанавливаются: в первом ре гистре число Vy 2 ; во втором V 2 и так до V 2-. Для этого числа представляются в двоичном коде и установка регистров блока 10 регистров памяти производится установкой триггеров в единичное или нулевое состояние аналогично регистру 15 памяти. Кроме того, импульс с выхода генератора 1 запускающих импульсов после задержки в элементе 2 задержки на вр емя переходных процессов при записи чисел в регистры 15, 17 и 20 памяти и регистры блока 10 регистров памяти подается на второй вход триггера 5 и устанавливает его к единичное состояние. Во второй регистр 17 памяти записывается число 2, в третий регистр 20 памяти - число К j 1 1 0), В результате начинает рабо0

5

0

5

0

5

0

5

0

5

тать генератор 6 тактовых импульсов, сигналы которого поступают на счетный вход счетчика 8, Последний формирует номера точек, каждому из которых соответствует определенное состояние разрядов счетчика. Импульс, который подан на вход счетчика 8, после задержки в элементе 13 задержки на время переходных процессов в счетчике, поступает на входы элементов И группы 9. Тем самым производится опрос разрядов счетчика 8, и сигналы, соответствующие состоянию разрядов счетчика 8 поступают на входы групп блока 11 из N групп по N элементов И в группе. При этом сигнал с выхода элемента И группы 9, соответствующий первому разряду счетчика 8, поступает на первые входы элементов И первой группы, сигнал с вькода второго элемента И группы 9 - на первые входы элементов И второй группы блока 1 1 из N групп по N элементов И в группе и т.д. Таким образом, если соответствующий разряд счетчика 8 находится в единичном состоя}1ии, то код соответствующего регистра блока 10 регистров памяти поступает на выход блока 11 из N групп по N элементов И в группе.

В элементах ИСЮТЮЧАЮЩЕЕ ИЛИ I 2, на которые поступают эти коды, производится логическое сложение сигналов, поступающих на их входы. В ре- : ультате на выходах этих элементов формируется опорная величина 6j , которая поступает в вычислительный блок 24 на входы третьей группы его входов.

Одновременно с этим со счетчика 8 на второй блок 16 сравнения поступает код номера точки i и число К j(1 - количество выполненных равенств кодов i Kf), содержащееся в третьем регистре 20 памяти. При равенстве кодов i К вырабатывается сигнал, который дает разрешение, через задержку в четвертом элементе 25 задержки, на считывание с третьего регистра 20 памяти числа Кг, которое через вторую группу 21 элементов И поступает в умножитель 18. В последнем число К умножается на число 2, поступающее в умножитель 18 с второго регистра 17 памяти. С выхода умножителя 18 полученный результат К р, К j- 2 через группу 19 элементов ИЛИ заносится в третий регистр 20 памяти.

Сигналы с выхода второго блока 16 сраинения через второй элемент ИЛИ 22 поступают на датчик 23 случайных чисел, который вырабатывает равномерно распределенное на интервале О, 1 случайное число . В вычислительный блок 24 поступают одновременно опорная величина в- с выхода элементов ИСКЛЮЧАОДР:Е или 12, равномерно распределенное число f с датчика 23 случайных чисел и число К с третьего регистра 20 памяти. В результате на выходе вычислительного блока 24 формируется величина

1

.. 6, -ь Кр( - 2

соответствующая координате первой точки.

Конструкция вычислительного блока 24 синтезирована в соответствии с вычислительным алгоритмом (микропрограммный автомат).

Процессы, описанные с момента выработки первого импульса генератором 6 тактовых импульсов, повторяются для второго и последующих импульсов. В результате на выходе вычислительного блока Г.4 формируется последова- тельчог гь неличин координат точек, номера которых последовательно формируются счетчиком 8. При этом код с выхода счетчика 8 в течение времени работы устройсту а о ;авнивается в блоке 1ч сраги .е.иня с кодом, записанным в регистре 15 памяти. При равенстве кодов, 410 соответствует моменту окончания формирования координат BCfiX точек, на выходе блока А сраамения форг.шруется импульс, который после задержки в элементе 7 задержки на время лереходных процессов в счетчике 8 через элемент ИЛИ 4 поступает на вход установки в О триггера 5, что приводит к прекращению работы устройства,

Таким образом, повьшается точност генерирования закона расгфеделения псевдослучайных величин, поскольку их возможные значеггия занимают случайное положение возле равномерно распределенных точек с детерминированными координатами.

68958

Ф о

б зоб

10

15

20

25

рмула изобретения Генератор равномерно распределенных псевдослучайных .величин по авт. св. № 1202038, отличающийся тем, что, с целью повышения точности формирования заданного закона распределения псевдослучайных величин, в него введены второй и третий регистры памяти, второй блок сравнения, умножитель, группа элементов ИЛИ, вторая группа элементов И, второй элемент ИЛИ, датчик случайных чисел, вычислительный блок и четвертый элемент задержки, выход которого соединен с первыми входами элементов И второй группы элементов И, вькоды которых соединены с соответствующими входами первой группы входов умножителя, выходы которого соединены с соответствующими входами первой группы входов группы элементов ИЛИ, выходы которой соединены с соответствующими входами третьего регистра памяти, выходы которого соединены с вторыми входами соответствующих элементов И второй группы элементов И, с соответствующими входами первой группы входов второго блока сравнения и с соответствующими входами первой группы входов вычислительного блока, вхоцы второй группы входов которого соединены с соответствующими выходами датчика случайных чисел, вход которого соединен с выходом второго элемента , первый вход которого соединен с входом четвертого элемента задержки и первым выходом второго блока сравнения, второй выход которого соединен с вторым входом второго элемента ИЛИ выход первого генератора запускающих импульсов соединен с соответствующ - ми входами второй группы входов группы элементов ИЛИ и с соответствующими входами второго регистра памяти, выходы которого соединены с соответствующими входами второй группы входов умножителя, выходы счетчила соединены с соответствующими входами gQ второй группы входов второго блока сравнения, выходы N элементов ИСКЛЮЧАЮЩЕЕ ЦТ1И соединены с соответствую- вхолр.ми третьей группы входов ЗЫЧЙС.ПЛтельного блока.

30

4П

45