Устройство для вычитания и добавления импульсов Советский патент 1988 года по МПК H03K5/19 

СдЭ

о

ел

ел

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в фазовых преобразователях для управления приводами роботов или станков с ЧПУ с фазовой системой управления. Целью изобретения является повышение надежности.

На фи1 . 1 представлена блок-схема устройства; на фиг. 2 - временные диаграммы работы.

Устройство для вычитания и добавления импульсов содержит распределитель 1 импульсов, первый-пятый элементы И-НЕ 2-6 соответственно, элемент НЕ 7, первый-третий D-триггеры 8-10 соответственно, шину 11 ввода опорных импульсов, шину 12 ввода корректирующих импульсов, шину 13 управления и выходную шину 14.

Устройство работает следующим образом.

Сдвинутые на время Г импульсные последовательности с длительностью импульсов Tj с первого и второго выходов распределителя 1 (фиг.2,в.с) на вход KOTOpojо подается с шины 11 опорная импульсная последовательность (фиг.2а), которая также поступает на второй вход первого э ic- мента И-НЕ 2, поступают соответственно на первые входы третьего 4 и четвертого 5 элементов И-НЕ, тактирующие С-входы первого и второго 9 D-триггерЪв соответственно, на установочные R-входы которых подается управляющий потенциал (фиг.2д) с шины 13 управления (на второй D- триггер 9 непосредственно, а на первый D-триггер 8 - через элемент НЕ 7) а на информационные D-входы которых подается сигнал с прямого выхода третьего D-триггера (фиг.2Г).

С шины 12 импульсы коррекции (фиг. 2е) поступают на тактирующий С-вход третьего В-трип-ера 10, на информационном D-входе которого постоянно присутствует сигнал, соответ- ств ю1дий логической единице (информационный D-вход третьего D-триггера не задействован, это означает присутствие на нем логической единицы).

В исходном состоянии (при отсутствии импул1,сов коррекции) на выход 14 устройства проходят и пIyльcы опорной частоты с второго выхода распре делштеля 1 и не проходят с первого ныхода, так как на вторых входах

элементов Н-НЕ 4 и 5 соответственно низкий и высокий потенциалы, подаваемые с прямого выхода D-триггера 9

и инверсного выхода D-тригтера 8, независимо от потенциала на шине 13 управления. Высокий потенциал на шине 13 управления соответствует режиму добавления импульсов в выходную импульсную последовательность, а низ- кий уровень - режиму вычитания. Пятый элемент И-НЕ 6 выполняет функцию p b- c-b + c логического сложения величины b и с.

Если на шине 13 управления высокий потенциал (фиг.2d). то первый D-триггер 8 удерживается в нулевом (сброшенном) состоянии низким уровнем потенциала с выхода элемента НЕ 7.

Импульс коррекции, поступающий по шине 12 на тактирующий С-вход третьего D-триггера 10, передним фронтом устанавливает его в единичное состояние (фиг. 2f), при котором на его

прямом выходе высокий уровень потен-- циала. Первый импульс (после импульса коррекции) с BTOpoi o выхода распределителя 1 передним фронтом переписывает единичное состояние третьei o В-трИ1тера 10 во второй D-триггер 2 (фиг.2к) по тактирующему С- входу, при этом первый D-триггер 9 не изменяет своего состояния, так как находится под сбросом. Одновременно устанавливается третий D- триггер 10 в исходное состояние по установочному R-входу низким потенциалом с выхода nepBoi o элемента И-НЕ 2, на котором происходит совпадение единичного импульса опорной последовательности с единичным сигналом, образованным на выходе второго элемента И-НЕ 3, так как на его первом входе присутствует нулевой сиг-нал с инверсного выхода второго D-триггера 9. Второй импульс (после импульса коррекции) с второго выхода распределителя 1 передним фронтом устанавливает второй D-тpигI ep 9 в исходное состояние. Таким образом, на прямом выходе второго D-триггера 9 устанавливается высокий потенциал на время, равное периоду импульсов с

второго выхода распределителя 1 (фиг. 2к), что разрешает прохождение через третий 4 (фиг.2т) и пятый 6 элементы И-НЕ одного импульса с первого выхода распределителя 1, т.е. в выходную последовательность импуль

3

con добавляется один импульс .лп .2р) , При поступлении следующего импульса коррекции устройство работает аналогично. Если же импульс коррекции приходит во время, когда третий D-rpm- гер 10 находится в единичном состоянии, то он пропускается.

Если на шине 13 управления нияки потенциал (фиг.2ё), то под сгфисом находится второй D-трмггер 9, а с первого D-триггера 8 спрос снят высоким уровнем потенциала на установочном R-входе с выхода тлемента НЕ 7, т.е. устройство переведено в режим вычитания. Так же, как и в режиме сложения, импульс коррерции (с шины 12) перед1И1м фронтом усганлп.ти- вает третий В-трип ер 10 в едпничпое состояние, при котором ил е; о П1)ямом выходе высокий уровень поти.н.циала. Первый импульс (после импульс ч коррекции) с первого выхода распределителя 1 передним фронтом устапав-лива- ет на инверсном выходе nepBOi o П- тригг ера 8 низкий потепциа. (фи1-.2п). Второй D-триггер 9 при этом не изменяет своего состояния, так как находится под сбросом. iln-.Knf уропепь потенциала на инверсном ,ле перво- Г о D-триггера 8 устанавливает на выходе второго элемента И-НЕ высоки потенциал, который, совпадая с единичным импульсом онорно} ; послсдов.;- тельности, образует на вг.гходе первого элемента И-НЕ

.1ПЭКИ уровень

потенциала, устанавливающе о в исходное состояние третий В-триг ер 10 г:о установочному R-входу, подготаьливая его к приему очередного импульса коррекции. Второй импульс (после i Mny;ib- са коррекции) с первог-о вькода распределителя 1 передним фронтом устанавливает первый D-триггер 8 в исходное состояние. Таким образом, нл инверсном выходе первого D-трИ jера 8 устанавливается низкий уровень потенциала на время,равное периоду импульсов с первого выхода распределителя 1 (фи1 .2п), что запрещает прохожде 1ие через четвертый 5 и пятый 6 элементы И-НЕ одного импульса из последовательности импульсов с второго выхода распределителя 1, т.е. из выходной последовательности импульсов вычитается один импульс.

Если в момент нахождения первого D-триггера 8 в единичном состоянии приходит второй импульс коррекпии.

707S54

то очередной импутп с с первого выхода распределителя 1 подтверждает состояние первого D-триггера 8, и из с выходной последовательности импульсов ;11ччитаются два следующих подряд импульса с второ о выхода распределителя 1, т.е. ес:п первый D-триггер 8 но к ч11ра111ается в исходное состояние, 10 то } .з ги 1ходе устройства импульсы от- г . ;т.THyh.iT .

Таким оПразсм, на выходе устрой- i могут оыть получены предельные ммиуаьс :ы(- последовательности от пол- Ь О о о импульсов до опорной иоследовательности импульсов. Резуль- та I доОавления и вычитания импульсов Koppt кц п В выхолную посЛедователь iiocTb импульсов показан на фиг. 2р. 20 Предлагаемое устройство сохраняет ре,1ч)мы и достоинства известного, однако содержит меньшее число D-триг- 4i-.n:iB и меньшее ко:и1чество типов применяемых логических элементов, что

)

повьш ает надежность устройства.

Ф о р м у J а изобретения стрО ство для вычитания и добав- it чия :.niyjii;(:ciB, содержащее распре- ЗП OJiMTpjTF, импулг сов, подключенный вхо- .лом к шине опорных импульсов, ::илу управления, первый, второй и rpe i in i П-трИ1 геры, первый и второй элементы П-Н;-:, :)лемент НЕ, причем 3, перьый и второй выходы распределите- мя . 1ьсов соединены с тактируюо1И- ми С -входа.ми перво О и второг О D- Ti)i jTepou соответстве}1но, информационный )-вход )юго D-триггера сое- 40 ;;инс 1 с выходом третьего D- григге:ра, тактирующий С-вход которого nгJдключe : к 1чине ввода корректи- рую11 и:-: импульсов, отличаю- е о с я тем, что, с пелью повы- 15 прения надежности, он содержит третий, чогнертый и пятьп элементы И -НЕ, причем nepi5bii i и второй выходы распреде- .Л 1теля импульсов соединены с первыми входами трет1)его и четвертого элемен- 60 тов И-НЕ соответственно, выходы которых соединены с входами пятого элемента , выход которого является выходом устройства, второй вход третьего элемента И-НЕ соединен с 55 прямым выходом второго D-триггера, инверсный выход которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с вторым входом четвертого элемента И-Ь Е

и с инверсным выходом первого D-триг- гера, информационный D-вход которого соединен с прямым выходом третьего D-триггера, установочный R-вход которого соединен с выходом первого элемента И-НЕ, выход второго элемента И-НЕ соединен с первым входом первого элемента И-НЕ, второй вход которого подключен к шине ввода опорных импульсов, шина управления подключена к установочному R-входу второго D-триггера и к входу элемента НЕ, выход которого соединен с установочным R-входом первого D-триггера,

Изобретение относится к автоматике и вычислительной технике и может быть использовано в фазовых преобразователях для управления приводами роботов и станков с числовым програм- мным управлением с фазовой системой управления. Целью изобретения является повьшение надежности. Устройство содержит распределитель 1 импульсов, элементы И-НЕ 2-6, элемент НЕ 7, D-триггеры 8-10, шину 11 ввода опорных импульсов, шину 12 ввода корректирующих импульсов, шину 13 управления и выходную шину 14. На выходе устройства мог ут быть получены предельные импульсные последовательности от полного отсутствия импульсов до опорной последовательности импульсов. По сравнению с прототипом устройство содержит меньше D-тригге- ров и снижено количество типов применяемых логических элементов, что повьштает надежность устройства. 2 ил. с (Л

п

п.

LJ-L

Г1 /1Г1Г1Л-ПП

Фиг.2

п.

л

LJ-L