Устройство выделения экстремумов сигнала Советский патент 1988 года по МПК H03K5/153 

1372594

Изобретение относится к И1 тульс- иой технике и может быть использовано при построении анализаторов функ- 1Ц1Й рлспределения экстремумов, при определении временного положения экстремумов и моментов синхронизации в устройствах автоматики и техники связи.

Целью изобретения является повы- ю шение точности и помехоустойчивости устройства вьщеления экстремумов сигнала.

На фиг. 1 приведена структурная схема устройства для определения if экстремумов сигнала; на фиг. 2 - временные диаграммы его работы.

Устройство для определения экстремумов сигнала содержит аналого-цифровой преобразователь (АЦП) 1, регистр 20 2 памяти, цифровой компаратор 3, элементы ИЛИ 4-7, элемент И 8, первый 9 и второй 10 RS-триггеры, первый 11 и второй 12 формирователи импульсов.

Вход АЦП 1 соединен с входной ши- 25 ной 13 устройства, а выходы - с первой группой (А) входов цифрового компаратора 3 и информационными входами регистра 2 памяти. Вькоды регистра 2

Устройство вьщеления экстремумов сигнала работает следующим образом.

Исследуемый сигнал подается на вход аналого-цифрового преобразователя 1. С выхода аналого-цифрового преобразователя 1 код исследуемого сигнала поступает на входы А цифрового компаратора 3 и информационные входы регистра 2 памяти. Если число - вое значение кода с выхода АЦП превышает значение кода числа, хранящегося в регистре 2 памяти, на выходе цифрового компаратора 3 устанавливает ся потенциал логической 1 (фиг.2 в который поступает на R - вход первого RS - триггера 9, устанавливая его в нулевое состояние (фиг.2 и), на первый вход второго логического элемента ИЛИ 5, с выхода элемента ИЛИ 5 на вход управления регистра 2 памяти переводя его в режим приема информации с выхода АЦП 1, на первый вход четвертого логического элемента ИЛИ

После записи кода числа с выхода АЦП 1 в регистр 2 памяти на выходе А В цифрового компаратора устанавли вается потенциал логической 1, а на выходах , потенциал

.памяти соединены с второй группой (В) 30 логического О (фиг.2 в, 2 г, 2 д).

Устройство вьщеления экстремумов сигнала работает следующим образом.

Исследуемый сигнал подается на вход аналого-цифрового преобразователя 1. С выхода аналого-цифрового преобразователя 1 код исследуемого сигнала поступает на входы А цифрового компаратора 3 и информационные входы регистра 2 памяти. Если число - вое значение кода с выхода АЦП превышает значение кода числа, хранящегося в регистре 2 памяти, на выходе цифрового компаратора 3 устанавливается потенциал логической 1 (фиг.2 в), который поступает на R - вход первого RS - триггера 9, устанавливая его в нулевое состояние (фиг.2 и), на первый вход второго логического элемента ИЛИ 5, с выхода элемента ИЛИ 5 - на вход управления регистра 2 памяти, переводя его в режим приема информации с выхода АЦП 1, на первый вход четвертого логического элемента ИЛИ 7.

После записи кода числа с выхода АЦП 1 в регистр 2 памяти на выходе А В цифрового компаратора устанавливается потенциал логической 1, а на выходах , потенциал

Изобретение относится к иктуль- сной технике и может быть использовано при построении ан изаторов функций распределения экстремумов, при определении временного положения экстремумов и моментов синхронизации в устройствах автоматики и техники связи. Целью изобретения является повышение точности и помехоустойчивости устройства выделения экстремумов сигнала.Устройство содержит аналого- цифровой преобразователь 1,регистр памяти 2,цифровой компаратор 3,элементы ИЛИ 4-7,элементИ 8, RS-триггеры 9 и 10, формирователи 11 и 12 импульсов. Исследуемый сигнал подается на вход преобразователя 1. Поставленная цель достигается за счет введения в устройство элементов 2,3 и 5-10 и новых функциональных связей. 2 ил. Ш СЛ

входов цифрового компаратора 3, первый выход (А в) которого соединен с первыми входами второго 5 и четвертого 7 элементов ИЛИ и R - входом первого RS - триггера 9. Второй выход (А в) цифрового компаратора 3 соединен с вторым входом второго элемента ИЛИ 5, первым входом третьего элемента ИЛИ 6 и R-входом второго RS - триггера 10. Выход второго элемента ИЛИ 5 соединен с входом управления регистра 2 памяти, третий выход () цифрового компаратора 3 соединен с первым входом элемента И 8, выход которого подключен к вторым входам третьего 6 и четвертого 7 элементов ИЛИ, выходы которых подключены к S - входам первого 9 и второго 10 RS - триггеров соответственно. Выходы первого 9 и второго 10 RS - триггеров соединены с входами первого 11 и второго 12 формирователей импульсов соответственно.

Выходы формирователей 11, 12 импульсов соединены с входами первого элемента ИЛИ 4,а тактовая шина 14 устройства соединена с вторым входом элемента И 8 и входом синхронизации аналого-цифрового преобразователя 1.

Регистр 2 памяти потенциалом логического О с выхода элемента ИЛИ 5 переводится в режим хранения числа до следующего такта работы устройства.

5 Если в следующем такте работы устройства числовое значение кода на выходе АЦП 1 (точка б, фиг.2 а) вновь окажется больше кода числа, хранящегося в регистре 2 памяти, состояние

0 RS - триггеров 9, 10 не изменяется, изменяется лишь код числа, хранящегося в регистре 2 памяти. При наличии на исследуемом сигнале точки перегиба (точка б, фиг.2 а) потен5 циал логической 1 установится на выходе А ; В цифрового компаратора (точка в, фиг.2 г). Этот сигнал установит второй RS - триггер 10 в состояние логического О, а первый RS - триггер 9 - в состояние логической 1 (фиг.2 и, 2л). При переходе из состояния логического О в состояние логической 1 сработа- - ет первый формирователь 11 импульсов

5 (фиг.2 к) и на его выхоДе появится импульс, сигнализирующий о наличии максимума в исследуемом сигнале, задержанный на один такт работы устройства. На выходе элемента ИЛИ 4

0

(фиг.2 н) появится импульс, соответствующий точке перегиба исследуемого сигнала. Если в следующем такте работы устройства по-прежнему наблюдается убывание сигнала, то логические состояния RS - триггеров 9, 10 не изменяются. В моменты времени, когда исследуемая величина не изменяется (точки г,д, фиг, 2 а), на выходе логического элемента И 8 вырабатывается импульс (фиг.2 б, д, е), который переводит второй RS - триггер 10 в состояние логической 1 (фиг.2 л), при этом сработает второй формирователь 12 импульсов и на его выходе появится импульс, сигнализирующий о наличии минимума в сигнале (фиг. 2м). На выходе логического элемента ИЛИ 4 появится импульс, со- ответствующий характерной точке исследуемого сигнала (фиг. 2 н). В том случае, если после прохождения минимума сигнал начинает возрастать, работа устройства аналогична описанной при прохождении максимума, только

при этом работает второе плечо устройства - элемент РИГИ 7, RS - тригер 10, формирователь 12 импульсов. При необходимости можно получить количественные значения исследуемого сигнала в моменты его экстремумов, численно равные коду, хранящемуся в регистре 2 памяти.

Формула изобретения

Устройство выделения экстремумов сигнала, содержащее аналого-цифровой преобразователь, вход которого соединен с входной шиной устройства.

и элемент ИЛИ, отличаю щее- с я тем, что, с целью повышения точности и помехоустойчивости, в него введены цифровой компаратор, второй, третий и четвертый элементы РШИ, элемент И, регистр памяти, два RS - .триггера и два формирователя импульсов, при этом выходы аналого-цифрово

го преобразователя соединены с первой группой входов цифрового компаратора и информационными входами регистра памяти, выходы регистра памяти соединены с второй группой входов цифрового компаратора, первый выход которого соединен с первыми входами второго и четвертого элементов ИЛИ и R - входом первого RS - триггера, второй выход цифрового компаратора соединен с вторым входом элемента ИЛИ, первым входом третьего элемента ИЛИ и R - входом второго RS - триггера, выход второго элемента ИЛИ соединен с входом управленил регистра памяти, третий выход цифрового Ko ffiapaTopa соединен с первым входом элемента И, выход которого подключен к вторым входам третьего и четвертого элементов ИПИ, выходы которых подключены к S- входам первого и второго RS - триггеров . соответственно, выходы первого и второго RS - триггеров соединены с входами первого и второго формирователей импульсов соответственно, выходы формирователей импульсов соединены с входами первого элемента ИЛИ, выход которого является выходом устройства, la тактовая шина устройства соединена с вторым входом элемента И и входом синхронизагщи аналого-цифрового преобразователя.

фиг. 2