Устройство для определения временного положения сигнала Советский патент 1987 года по МПК G04F10/04 

Изобретение относится к импульсной технике и может быть использовано в измерительных и автоматизиро- ванных системах обработки сигналов,

Цель изобретения - расширение функциональных возможностей устройства.

На фиг.1 приведена функциональная схема предлагаемого устройства; на фиг.2 - временные диаграммы его работы. ,

Устройство содержит первый счетчик 1, аналого-цифровой преобразователь (А1Щ) 2, дискриминатор 3 уровня, блок А памяти, триггер 5, генератор 6, коммутатор 7, элементы И-ИЛИ 8 и 9, компаратор 10, триггер П, формирователь 12, элемент И 13, триггер 1А, регистр 15, триггер 16, счетчик 17, а также входную 18 и выходную 19 шины. Входная шина 18 устройства подключена к входу дискриминатора 3 и аналоговому входу ЛЩ 2, выход которого соединен с информацион- ным входом блока 4 памяти, первым входом коммутатора 7 и информационным входом регистра 15, выход которого подключен к первому входу А компаратора 10, второй вход Б которого соединен с выходом коммутатора 7, второй и третий входы которогоподклю- чены к выходу блока 4 памяти,, адресный вход которого соединен с выходом первого счетчика 1, счетный вход которого подключен к выходу первого элемента И-ИЛИ 8, первый вход которого соединен с входом разрешения установки в 1 первого триггера 11, пер

вым входом управления коммутатора 7, входами управления блока 4 памяти и . первого счетчика 1, прямым выходом третьего триггера 5 и первым входом второго элемента И-ИЛИ 9, второй вход которого подключен к второму входу первого элемента И-ИЛИ 8 и первому выходу генератора 6, второй выход которого соединен с тактовым входом А1Щ 2 и третьими входами второго 9 и первого 8 элементов И-ИГМ, четвертый вход последнего подключен к входу управления регистра 15 и инверсному выходу третьего триггера 5, вход установки в О которого соединен- с входом установки в О четвертого триггера 16 и выходом элемента И 13, второй .вход которого подключен к выходу Кольше компаратора 10, а первый соединен с вторым входом уп-

o

f5

о 25 30

35

40

45

равления коммутатора 7 и прямым выходом первого .триггера 11, вход установки в t которого подключен к выходу равно компаратора 10, а вход установки в О соединен с инверсным выходом четвертого триггера 16, вход установки в 1 которого подключен к тактовому входу регистра .15 и входу Меньше компаратора 10, причем прямой выход четвертого триггера 16 соединен с входом управления формирователя 12, выход которого подключен к входу установки в 1 третьего триггера 5 и входу обнуления второго счетчика 17, счетный вкод которого соединен с выходом второго элемента И-ИЛИ 9р а вход управления подключен к прямому выходу второго триггера 14, вход установки в 1 которого соединен с инверсным тактовым входом формирователя 12 и выходом дискриминатора 3, а вход установки в О подключен к выходу переполнения второго счетчика 17, входу обнуления регистра 15 и йыходной шине 19 устройства, а четвертый вход второго элементачИ-ИЛИ 9 соединен с шиной единичного уровня напряжения,

Входы управления блока 4 памяти и первого счетчика 1, соединенные с прямым выходом триггера .5, обеспечивают при нулевом состоянии этого триггера режим прямого счета в счетчике 1 и режим записи информации с выхода А1Щ 2 в блоке 4 памяти и режимы вычитания и считьшания соответственно в счетчике 1 и блоке 4 памяти при единичном уровне напряжения на выходе триггера 5,

Первый 1 и второй 2 входы управления коммутатора 7, подключер ные соответственно к первым выходам триггеров 5 и 1 1, о.беспечивают передачу кодов с первого В1, второго В2 и третьего ВЗ информационных входов коммутатора 7 на его выход в соответ ствии с таблицей истинности.

3

Вход управления регистра 15, подключенный к инверсному выходу триг- гера 5, обеспечивает режим записи иформации в регистр при единичном уровне напряжения на выходе тригге- ра. Режим счета счетчиком 17 осуществляется при подаче на его вход управления единичного уровня с прямого выхода триггера 14.

АЦП 2, регистр 15 и блок 4 памят имеют параллельные выходные коды по п разрядов каждый, а коммутатор 7 и компаратор10 являются (п+1)-разрядными элементами, причем старший разряд первого и второго и младший разряд информационных входов коммутатора 7, а также старший разряд певого входа А компаратора 10 подключены к цепи логического нуля.

Выходы АЦП 2 подключены к п млад- 20 выходным сигналом Меньше с компа

шим разрядам первЬго информационного входа коммутатора 7, выходы блока 4 памяти - к п младшим разрядам второго и п стар0;им .разрядам третьего информационных входов коммутатора 7, а выходы регистра 15 соединены с п младшими разрядами первого входа компаратора 10.

Устройство работает следующим образом,

В исходном состоянии все триггеры, регистр и второй счетчик находятся в нулевом состоянии- (цепи начального сброса на схеме не показаны),

До появления сигнала, превышающег порог обнаружения, второй триггер 14 находится в нулевом состоянии.и запрещает работу второго счетчика J7 по входу управления. АЦП 2 преобразует аналоговый сигнал, поступающий на входную шину 18, с частотой дискретизации f , определяемой вторым выходом генератора 6, в код.

Генератор 6 обеспечивает формиро- вание двух последовательностей не перекрывающихся во времени импульсов, причем частоты импульсов на первом выходе генератора в k раз выше частоты на втором выходе.

При нулевом состоянии третьего триггера 5 через элемент И-ИЛИ 8 на вход синхронизации первого счетчика 1 поступают импульсы с второго выхода генератора 6. Первый счетчик 1 формирует последовательно возрастающие адреса, по которым в блок 4 памяти записываются коды с выхода АЦП 2, При этом после переполнения пер

вого счетчика 1 новые коды с А1ДП 2 записываются в блок 4 памяти нулевого адреса, заменяя ранее записанную информацию. Уровень логической единицы- с инверсного выхода третьего триггера 5, действующий на входе управления V регистра 15, разрешает запись в него кодов, поступающих на его информационный вход D с выхода АПП 2 по импульсам синхронизации, формируемым компаратором 10 на его выходе Меньше в тех случаях, когда значение кода в регистре 15 меньше значения кода на выходе АЦП 2,- Таким образом, в регистре 15 хранится максимальное значение кода, полученное за в се время от начала анализируемого интервала. Одновременно с записью нового значения кода в регистре 15

5

0

АСг

35

0

0

ратора 10 производится установка четвертого триггера 16 в единичное состояние. Указанное состояние устройства сохраняется до момента t (фиг.2), когда сигнал превьш ает уровень порога обнаружения и дискрими- .натор 3 уровня переключается в единичное состояние.

Выходной сигнал дискриминатора 3 уровня устанавливает в единичное состояние второй триггер 14, который разрешает работу второго счетчика 17, на счетный вход которого при нулевом состоянии третьего триггера 5 с выхода второго элемента И-ИЛИ 9 поступают сигналы только с второго выхода генератор а 6 сигналы низкой частоты , определяющие период дискретизации входного сигнала АЦП 2 и частоту обращения к блоку 4 памйти при записи в него кодов в реальном масштабе времени.

На участке спада первой полуволны сигнала в момент t дискриминатор 3 выключается, четвертый триггер 16 находится в единичном состоянии, разрешая по входу управления V включение формирователя 12, который запускается по заднему фронту дискриминатора 3 уровня,, вырабатывая импульс сброса второго счетчика 17 и установки в 1 третьего триггера 5.

Логическая единица с прямого вы- хода третьего триггера 5 переключает первый счетчик 1 в режим вычитания, блок 4 памяти в режим считывания информации и коммутатор 7 в режим передачи кодов из блока 4 памяти на второй вход компаратора 10, Одновременно на вход первого счетчика I через первый элемент И-НЕ 8 начинают поступать с первого выхода генератора б сигналы высокой частоты, по которьпч производится ускоренное считывание из блока 4 памяти в обратном порядке

Поскольку в регистре 15 хранится код амплитуды первой полуволны сигнала и этот код был ранее записан в блок 4 памяти, при считывании, информации наступает момент выборки из блока 4 памяти указанного кода, при этом на выходе Равно компаратора 10 вырабатывается сигнал, поступаю- щий на единичньш вход первого триггера 11J условие установки которого в единичное состояние в рассматриваемый момент вьтолняетсЯ( так как на входе разрешения установки действует сигнал логической единицы с прямого выхода третьего триггера 5, а на вход сброса R поступает логический нуль с инверсного выхода четвертого триггера 16s находящегося в единичном сое- тоянки. После установки первого триггера 11 в единичное состояние на входах управления коммутатора 7 формируется комбинация сигналов V,- V., n при которой на выход компаратора 7 передается удвоенное (за счет сдвига .влево) значение коДа с его третьего информационного входа подключенного к выходу блока 4 памяти. При этом на выходе Меньше компаратора 10 вновь формируется сигнал, обусловленный тем, что значение кода максимума, хранящегося в регистре 15, меньпш удвоенных значений кодов, записанных в блоке 4 памяти непосредственно перед записью кода максимума.

Однако появление указанных сигналов на выходе Меньше комп.аратора 10 не приводит к изменению состояния устройства, в частности к изменению кода в регистре 15, так как на вход разрешения записи V регистра 15 поступает сигнал логического .нуля в те- чение всего интервала считывания ин- формации из блока 4 памяти,

В момент tj на выходе .Больше компаратора 10 формируется сигнал, свидетельствующий о том, что удвоенное значение кода, считываемого из блока 4 памяти, стало меньше кода амплитудного значения и, следовательно, при выборке из блока 4 памяти кодов, соответствующих уч астку нарас

0 5 0

Q

5

5

тания первой полуволны сигнала, достигнута точка с уровнем, близким к половине амплитуды. Импульс с выхода Больше компаратора 10 поступает через элемент И 13 на вход установки в О третьего 5 и четвертого 16 триггеров, после чего сигналом с инверсного выхода четвертого триггера 16 переключается в нулевое состояние первый триггер 11 и устройство переходит в режим ожидания очередного экстремума исследуемого сигнала.

В течение интервала времени от момента t до tj, пока триггер 5 находится в единичном состоянии, на, счетный вход второго счетчика 17 через второй элемент И-ИЛИ 9 с первого выхода генератора 6 поступают импульсы высокой частоты, в промежутках между которыми через третий вход второго элемента 9 поступают импульсы низкой частоты с второго выхода генератора 6, Суммирование этих двух последовательностей импульсов обеспечивает получение во втором счетчике 17 в момент t« кода времени, эквивалентного коду, который был бы в нем, если на вход этого счетчика поступали бы импульсы только с второго выхода генератора 6 в течение интервала от момента досфижения исследуемым сигналом на шине 18 устройства уровня 9 разного половине амплитудного значения (t), до момен- та t J .

С момента -j; третий триггер 5 находится в нулевом состоянии и второй счетчик 17 продолжает кодирование текущего интервала времени от момента tg по сигналам с второго выхода генератора 6 в реальном масштабе времени. При пересечении второй полуволной сигнала порога обнаружения дискриминатор 3 уровня вновь переключается в.единичное состояние не приводящее, однакоj к изменению сос тояния устройства до момента t, когда уровень сигнала на шине 8 устройства начинает превьпаать уровень амплитуды первой полуволны, код которого хранится в регистре 15,

С момента t выходными сигналами MeHBDje с ком.паратора 10 триггер 16 вновь устанавливается в единичное Состояние, а в регистр 15 начинают записьшаться коды с АЦП 2 до момента получения кода амплитуды второго экстремума.

В момент tj дискриминатор 3- уровня выключается, формирователь 12 формирует импульс, обнуляющий содержимое второго счетчика 17, и устанавливает третий триггер 5 в единичное состояние, обеспечивая измерение начала второго экстремума аналогично описанному-для первой полуволны входного сигнала. Несмотря на то, что третья полуволна сигнала пересекает порог обнаружения раньше, чем закончится измерение по второму экстремуму, процесс измерения последнего не прерывается (триггер 5 остается в единичном состоянии до окончания измерения) ,

В момент tg сигнал на шине 18 достигает уровня, равного половине абсолютного максимума сигнала. Код этого уровня, как и коды предшествующих и последующих отсчетов, записывается в блок 4 памяти н интервалы времени, когда триггер 5 находится в нулевом состоянии, В момент t второй счетчик 17 обнуляется в третий раз и из блока 4 памяти начинают считываться коды в обратном порядке до тех пор, пока не будет считан код, записанный в момент tg, К моменту tg в счетчике 17 устанавливается код, пропорциональный временному интервалу от момента t до tg, После установки в О третьего триггера 5 в момент на счетчик 17 поступают импульсы только с второго выхода генератора 6 и счетчик 17 в реальном масштабе времени измеряет временной интервал от момента tg, Четвертый экстремум в сигнале, превышающий порог срабатывания, не воспринимается устройством так как в регистре 15 хранится код абсолютного максимума, и компаратор 10 не формирует сигнал на выходе Меньше.

По истечении интервала времени,

равного 1, от момента i второй счетчик 17 переполняется и сигнал перено . с.а с его выхода поступает на шину 19 устройства в виде временной отметки, задержанной на фиксированньй интервал 1 относительно момента достижения сигналом уровня, равного половине амплитуды абсолютного максимума. Этот же сигнал устанавливает в исходное состояние регистр 15 и второй триггер 14, подготавливая устройство к приему очередного сигнала. Величина Bj)eMeHHoro интервала Т выбирается

5

0

5

О

5

0

5

0

5

из условия гарантированного спада амплитуды сигнала на тине 18 устройства ниже порога обнаружения к моменту переполнения второго счетчика 17.

Устройство обеспечивает достижение высокой точности определения времен- , ного положения сигналов различной формы, что позволяет расширить область его использования за счет измерения абсолютного максимума сигнала и формирования временной отметки в виде импульса с фиксированной задержкой относительно момента достижения сигналом уровня, равного половине максимального значения.

Формула изобретения

Устройство для определения временного положения сигнала, содержащее аналого-цифровой преобразователь, два счетчика, первый и второй триггеры, блок памяти, компаратор, элемент И, генератор и дискриминатор уровня, вход которого -.соединен с входом устройства и с аналоговым входом аналого-цифрового преобразователя, выход которого подключен.к информационному входу блока памяти, адресный вход которого соединен с выходом первого счетчика, вход управления которого соединен с управляющим входом блока памяти, выход Равно компаратора подключен к входу установки в 1 первого триггера, выход которого соединен с первым входом элемента И, выход дискриминатора уровня подключен к входу установки в 1 второго триггера, выход которого соединен с входом управления второго счетчика, выход которого является выходом устройства, .отличающееся тем, что, с целью расширения функциональных возможностей, в него введены третий и четвертый триггеры, регистр, первый и второй элементы И-ИЛИ, коммутатор и формирователь, выход которого подключен к входу сброса второго счетчика и к входу установки в единичное состояние третьего триггера, прямой выход которого соединен с входом управления первого счетчика, с первым входом управления коммутатора, первыми входами первого и второго элементов И-ИЛИ и с входом разрешения установки первого триггера в единичное состояние, выход которого соединен с

вторым входом управления коммутатора, первый информационный вход которого подключен к выходу аналого-цифрового преобразователя и к информационному входу регистра, в{,1ход кото- рого соединен с первым входом компа- ратора. второй вход которого подключен к выходу коммутатора, второй и третий информационные входы которого соединены соответственно с выходом блока памяти напрямую и со сдвигом на один разряд влево, вход сброса первого триггера соединен с инверсным выходом четвертого триггера,, прямой выход которого соединен с управ- ляемым входом формирователя, вход синхронизации которого подключен к выходу дискриминатора уровня, первый выход генератора соединен с вторьми входами первого и второго элементов И-1-ШИ( третьи входы которых объединены и подключены к второму выходу

генератора и к входу синхронизации аналого-цифрового преобразователя, вход синхронизации первого счетчика соединен с выходом первого элемента И-ИЛИ, четвертый вход которого подключен к инверсному выходу третьего триггера и к входу разрешения записи регистра, вход синхронизации которог соединен с входом установки в единичное состояние .четвертого триггера, и с выходом Меньше компаратора, выход Больше которого подключен к второму входу элемента И, выход которого соединен с входами сброса третьего и четвертого триггеров, четвертый вход второго элемента И-ИЛИ подключен к тине уровня логической единицы, входы сброса регистра и второго триггера подключены к выходу второго счетчика, вход синхронизации которого подключен к выходу второго элемента И-ИЛИ.

tOin2i3 t tSt

Изобретение относится к импульсной технике и может быть, использовано в измерительных и автоматизированных системах обработки сигналов. Цель изобретения - расширение функциональных возможностей. Для достижения поставленной цели в устройство /8 введены триггеры 5 н 16, регистр 15, элементы И-ИЛИ 8, 9, коммутатор 7, формирователь 12. Устройство также содержит счетчик 1, 17, аналого-циф- ройой преобразователь 2, дискриминатор 3 уровня, блок 4 памяти, триггеры II и 14, элемент И 13, входную 18 и выходную 19 шины, генератор 6, компаратор 10. Устройство обеспечивает достижение высокой точности определения временного положения сигналов различной формы, что обусловливает возможность измерения абсолютного максимума сигнала и формирования вре- менной отметки в виде импульса с фик- сированной задержкой относительно SS момента достижения сигналом уровня, равного половине максимального значения. 2 ил. (Л ОС о 4 4i

Редактор А. Огар

Составитель И. Шишкин Техред И„ПоповичКорректор С. Черни

Заказ 1630/48 Тираж 371 Подписное

ВНИИИИ Государственного комитета €00

по делам изобретений и открытий Н3035, Москва, Ж-35, .Раушская наб., д.4/5

Производственно-полиграфическое предприятие г. Ужгород, ул. Проектная, 4