Цифровой частотный дискриминатор Советский патент 1988 года по МПК H03D13/00 

(Л

со

4

4

f}t/ef

Изобретение относится к устройствам автоматического регулирования, может быть использовано в цифровьпс измерительных устройствах, а также может работать на вычислитель при обработке информации.

Цель изобретения - повышение достоверности работы.

На фиг.1 приведена-структурная ю электрическая схема предложенного цифрового частотного дискриминатора; на фиг.2 - временные диаграммы работы, поясняющие его работу.

Цифровой частотный дискриминатор 15 содержит два канала, каждый из которых содержит JK-триггеры 1 - 3 (4 - 6), элементы И 7 и 8 (9 и 10) и элемент И-НЕ 11(12), элементы И-НЕ 13 и 14, RS-триггер 15, элемент И 16, 20 входные шины 17 - 19 трех тактирующих последовательностей ТИ1, ТИЗ, ТИ2, входные шины 20 и 21 и шину 22 сброса.

Цифровой частотный дискриминатор работает следующим образом.25

В исходном состоянии JK-триггеры 1 - 3 и 4 - 6 каждого канала установлены в Нулевое состояние. Входные сигналы с периодами Т и Т, напри(фиг.2е), на выходе 24 импульсные сигналы в этом случае отсутствуют (фиг.2ж).

Когда сначала поступает отрицательный перепад по входной шине 20, которьй устанавливает JK-триггер 1 в единичное состояние, и до прихода второго отрицательного перецада по входной шине 20 приходит отрица 1:ель- ный перепад по входной шине 21, который устанавливает JK-триггер 4 в единичное состояние, тогда на всех входах элемента И-НЕ 13 присутствуют 1, на выходе этого элемента И-НЕ 13 - О, который устанавливает RS- триггер 15 в единичное состояние. Нулевой выход RS-Tprfrrepa 15 переходит в нулевое состояние и сбрасывает JK-триггеры 1,4,2 и 5 в нулевое (исходное) состояние.

Когда , после прихода отрицательного перепада по входной шине 20 JK-триггер 1 устанавливается в единичное состояние. Если отрицательный перапад по входной шине 21 пришел до прихода второго отрицательного перепада по входной шине 20, то на всех входах элемента И-НЕ 13 имеются 1,

мер, когда Т Т, , поступают по ши- 30 а на его выходе - О, который уста.нам 20 и 21 соответственно (фиг.2а, б). С приходом отрицательного перепада импульса по шине 20 JK-триггер 1 устанавливается в единичное состояние. Если на,шине 21 не появляется зг отрицательньй перепад до прихода второго отрицательного перепада по шине 20, то с приходом второго отрицательного перепада по шине 20 триггер 2 устанавливается в единичное сое- 0 тояние. По отрицательному фронту тактового импульса ТИ1 (фиг.2в) JK-триггер 3 устанавливается в единичное состояние. После этого по пшне 18

навливает RS-триггер 15 в единичное состояние, нулевой выход RS-триггера 15 переходит в нулевое состояние и сбрасывает JK-триггеры 1 и 4 в нулевое состояние. На инверсных выходах JK-триггеров 1 и 4 имеются уровни 1, на всех входах элемента И-НЕ 14 присутствуют единичные сигналы, которые переводят выход элемента И-НЕ 14 в нулевое состояние и устанавливают RS-триггер 15 в нулевое, исходное, состояние. На выходных шинах 23 и 24 импульсы отсутствуют.

Когда Т 7 Т и цифровой частотньй

приходит тактовый импульс ТИЗ (фйг.2гд5 дискриминатор находится в исходном

и через элемент И 7 поступает на выход 23. Затем по шине 19 приходит тактовый импульс ТИ2 и через элементы И-НЕ 11 и элемент И 8 устанавливает JK-триггер 2 в нулевое, исходное, состояние. По ТИ1 JK-триггер 3 устанавливается в нулевое, исходное, состояние.

До прихода отрицательного перепа-

50

состоянии, с приходом отрицательног перепада по входной шине 21 JK-триг гер 4 устанавливается в единичное состояние. Если отрицательньй переп по входной шине 20 поступает до при хода второго отрицательного перепад по входной шине 21, то JK-триггер 1 устанавливается в единичное состояние, элемент И-НЕ 13 устанавливаетс

(фиг.2е), на выходе 24 импульсные сигналы в этом случае отсутствуют (фиг.2ж).

Когда сначала поступает отрицательный перепад по входной шине 20, которьй устанавливает JK-триггер 1 в единичное состояние, и до прихода второго отрицательного перецада по входной шине 20 приходит отрица 1:ель- ный перепад по входной шине 21, который устанавливает JK-триггер 4 в единичное состояние, тогда на всех входах элемента И-НЕ 13 присутствуют 1, на выходе этого элемента И-НЕ 13 - О, который устанавливает RS- триггер 15 в единичное состояние. Нулевой выход RS-Tprfrrepa 15 переходит в нулевое состояние и сбрасывает JK-триггеры 1,4,2 и 5 в нулевое (исходное) состояние.

Когда , после прихода отрицательного перепада по входной шине 20 JK-триггер 1 устанавливается в единичное состояние. Если отрицательный перапад по входной шине 21 пришел до прихода второго отрицательного перепада по входной шине 20, то на всех входах элемента И-НЕ 13 имеются 1,

а на его выходе - О, который устанавливает RS-триггер 15 в единичное состояние, нулевой выход RS-триггера 15 переходит в нулевое состояние и сбрасывает JK-триггеры 1 и 4 в нулевое состояние. На инверсных выходах JK-триггеров 1 и 4 имеются уровни 1, на всех входах элемента И-НЕ 14 присутствуют единичные сигналы, которые переводят выход элемента И-НЕ 14 в нулевое состояние и устанавливают RS-триггер 15 в нулевое, исходное, состояние. На выходных шинах 23 и 24 импульсы отсутствуют.

Когда Т 7 Т и цифровой частотньй

дискриминатор находится в исходном

состоянии, с приходом отрицательного перепада по входной шине 21 JK-триггер 4 устанавливается в единичное состояние. Если отрицательньй перепад по входной шине 20 поступает до прихода второго отрицательного перепада по входной шине 21, то JK-триггер 1 устанавливается в единичное состояние, элемент И-НЕ 13 устанавливается

Изобретение может использоваться в цифровых измерительных устр-вах и обеспечивает повышение достоверности работы. Цифровой частотньш дискриминатор содержит два канала, состояпщх из трех JK-триггеров 1,2, 3 (4,5,6), двух элементов И 7, 8 (9, 10) и элемента И-НЕ 11(12), элементы И-НЕ 13, 14, RS-триггер 15 и элемент И 16. Входные сигналы с периодами Т, Т поступают по шинам 20, 21. По шинам 17, 18, 19 поступают тактирующие последовательности соответственно ТИ 1, ТИ 3, ТИ 2. JK-триггеры 1, 4 устанавливаются в состояние 1 отрицательным перепадом соотв. входного сигнала. При Т Т разностные импульсы . проходят на выходную шину 23. При Т 7 Tj разностные импульсы проходят на выходную шину 24. При 1 т на выходных шинах 23, 24 импульсы отсутствуют. 2 ил.

да по шине 21 все последуюш;ие отрица- в нулевое состояние, нулевой сигнал

тельные перепады по входной шине 20 аналогично преобразуютс я и проходят через элемент И 7 на выход 23 (фиг.2е) через элемент И 7 на выход 23

с инверсного выхода RS-триггера 15 устанавливает JK-триггеры 1 и 4 в нулевое состояние, а потом через эл мент И-НЕ 14 RS-триггер 15 устанавли

с инверсного выхода RS-триггера 15 устанавливает JK-триггеры 1 и 4 в нулевое состояние, а потом через элемент И-НЕ 14 RS-триггер 15 устанавли

вается в исходное, нулевое, состояние.

Пусть по входной шине 21 пришел отрицательный перепад и установил JK-триггер 1 в единичное состояние и до прихода отрицательного перепада

ПО входной шине 20 пришел второй отрицательный перепад по входной шине 21.

Второй отрицательный перепад по входной шине 21 устанавливает JK- триггер 2 в единичное состояние. По отрицательному фронту тактового импульса ТИ1 JK-триггер 6 устанавлива- ется в единичное состояние. После этого по входной шине 18 приходит тактовый импульс ТИЗ и через элемент И 9 выходит на выход 24. Затем по входной шине 19 приходит тактовый импульс ТИ2 и через элемент И-НЕ 12 и элемент И 10 устанавливает JK-триггер 5 в нулевое, исходное, состояние По ТИ1 JK-триггер 6 устанавливается в нулевое состояние.

До прихода отрицательного перепада по входной шине 20 все последующи отрицательные перепады по входной шине 21 аналогично, .преобразуются и проходят через элемент И 9 на выход 24

Таким образом, если Т, «Т, то разностные импульсы, поступающие по входной шине 20, проходят на выходную шину 23, если Т Т, то разностные импульсы, поступающие по шине 21, проходят на выходную шину 24, если Т,- Tj, то на выходных шинах 23 и 24 импульсы отсутствуют.

Формула изобретения

Цифровой частотный дискриминатор, содержащий два канала, каждьй из которых содержит первый JK-григгер, С-вход которого является входом канала, J- и К-входы являются входами сигналов логической единицы и логического нуля соответственно, второй и третий JK-триггеры, причем прямой и инверсный выходы второго JK-тригге- ра подключены к J- и К-входам третьего JK-триггера соответственно, С-вход

10

n 5

5

0

5

которого является первым тактовым входом цифрового частотного дискриминатора, а прямой выход третьего JK- триггера подключен к первому входу первого элемента И-НЕ, второй вход которого является вторым тактовым входом цифрового частотного дискриминатора, первый элемент И, первый вход и выход которого являются третьим тактовым входом и выходом цифрового частотного дискриминатора соответственно, а также второй и третий элементы И-НЕ, выходы которых подключены к инверсньм S- и R-входам RS-тригге- ра соответственно, первьй и второй входы второго элемента И-НЕ подключены к вторым входам первых элементов И и прямым выходам первых JK-тригге- ров первого и второго каналов соответственно, инверсные выходы первых JK-триггеров первого и второго каналов подключены к первому и второму входам третьего элемента И-НЕ соответственно, отличающийся тем, что, с целью повышения достоверности работы, в каждый канал введены второй элемент И, включанньй между R-входами первого и второго JK-триггеров, второй вход второго элемента И подключен к выходу первого элемента И-НЕ, а также третий элемент И, первый вход которого соединен с R- входом третьего JK-триггера каждого канала и является входом сигнала сброса, второй вход - к инверсному выходу RS-триггера, а выход - к R- входу первого JK-триггера каждого канала, причем третьи входы второго и третьего элементов И-НЕ объединены и подключены к инверсному вьсходу второго JK-триггера первого канала, инверсный выход второго JK-триггера второго канала подключен к объединенным четвертым входам второго и третьего элементов И-НЕ, при этом в каждом канале прямой и инверсньй выходы первого JK-триггера подключены к J и К-входам второго JK-триггера, С- вход которого соединен с С-входом первого JK-триггера, а прямой выход третьего JK-триггера подключен к третьему входу первого элемента И.