Устройство тактовой синхронизации и выделения пачки импульсов Советский патент 1992 года по МПК H03K5/13 H03K3/64 

СО

с

Изобретение относится к импульсной технике и может быть использовано для число-импульсного кодирования информации. Цель изобретения - расширение функциональных возможностей путем дополнительного формирования регулируемых пачек импульсов в заданном интервале асинхронного сигнала с одновременным формированием импульса регулируемой длительности -достигается введением JK-триггера 9 с задержкой срабатывания, третьего и четвертого элементов И-НЕ 10, 11, элемента И 12, шины 3 выбора режима, третьей и четвертой выходных шин Т5 и 16. Устройство также содержит шину 1 синхронизации, входную шину 2, шину 3 управления, инвертор 4, два D-триггера 5, 6, первый, второй элементы И-НЕ 7, 8. 2 ил.

Изобретение относится к импульсной технике, в частности к формирователям, производящим временную привязку асинхронного сигнала в тактовой частоте и, кроме того, формирующим регулируемые серии импульсов в интервале длительности асинхронного сигнала, и может быть использовано для число-импульсного кодирования информации.

Известен формирователь серии импульсов, содержащий два триггера 1. Недостатком этого устройства является то, что у него нет выхода, на котором формируется первый синхронизированный импульс каждой пропускаемой серии импульсов.

Известно устройство тактовой синхронизации, содержащее два триггера и элемент совпадения, один вход которого

соединен с шиной синхронизации и с С-вхо- дом первого триггера, два других входа под- ключены к прямым выходам первого и второго триггеров, а выход соединен с выходом шиной и С-входом второго триггера, S-вход которого подключен к прямому выходу первого D-триггера, D-вход которого соединен с R-входом и с выходной шиной, а инверсный выход подключен к D-входу второго триггера

Недостатком известного устройства тактовой синхронизации является то, что оно не может формировать на выходе пачки импульсов.

Наиболее близким к предлагаемому по технической сущности и схемному решению является устройство тактовой синхронизации и выделения пачки импульсов, содержаVI

ю со

Os

ел

00

ю

щее входную тину, два триггера, два элемента И-НЕ и инвертор, вход которого соединен с шиной синхронизации и первыми входами первого и второго элементов И-НЕ, выходы которых соединены с первой и второй выходными шинами, соответственно, выход инвертора подключен к счетному входу первого D-триггера, прямой и инверсный выходы которого соответственно соединены с установочным и информационным входами второго D-триггера, счетный вход которого соединен с выходом второго элемента И-НЕ, второй вход которого соединен с вторым входом первого элемента И-НЕ, второй вход которого соединен с вторым входом первого элемента И-НЕ и прямым выходом первого D-триггера, третий вход соединен с прямым выходом D-триггера, а информационный вход первого D-триггера соединен с входной шиной.

Недостатком известного устройства тактовой синхронизации и выделения пачки импульсов является невозможность регулировать число импульсов в пачке и формировать группы импульсов в интервале длительности асинхронного сигнала, что значительно сужает его функциональные возможности

Целью предлагаемого изобретения является расширение функциональных возможностейустройствапутемдополнительного формирования регулируемых пачек импульсов в заданном интервале асинхронного сигнала с одновременным формированием импульса регулируемой длительности.

Поставленная цель достигается тем, что в устройство тактовой синхронизации и выделения пачки импульсов по авт.ев, № 884106, содержащее шину синхронизации, входную шину, два D-триггера, два элемента И-НЕ и инвертор, вход которого соединен с шиной синхронизации и первыми входами первого и второго элементов И-НЕ, выходы которых соединены с первой и второй выходными шинами соответственно, выход инвертора подключен к счетному входу первого D-триггера, прямой и инверсный выходы которого соответственно соединены с установочным и информационным входами второго D-триггера, счетный вход которого соединен с выходом второго элемента И- НЕ, второй вход которого соединен с вторым входом первого элемента И-НЕ и прямым выходом первого D-триггера, третий вход соединен с прямым выходом второго D-триггера, введены JK-триггер с задержкой срабатывания, третий и четвертый элементы И-НЕ, элемент И, шина выбора режима, третья и четвертая .выходные

шины, причем D-вход первого триггера соединен со входной шиной и с первым входом третьего элемента И-НЕ через элемент И, второй вход которого соединен с выходом

четвертого элемента И-НЕ, первый вход которого соединен с шиной выбора режима, второй вход- с прямым выходом JK-тригге- ра с задержкой срабатывания, J-вход которого соединен с прямым выходом первого

0 триггера и с третьей выходной шиной, К- вход - с инверсным выходом первого триггера и с вторым входом третьего элемента И-НЕ, выход которого соединен с четвертой выходной шиной, третий вход - с шиной

5 тактовых импульсов.

При этом J К-триггер с задержкой срабатывания содержит RS-триггер, первую и вторую регулируемые интегрируемые RC-цепи, каждая из которых состоит из последова0 тельно соединенных регулируемого резистора и конденсатора, второй обкладкой соединенного с общей шиной, первый и второй элементы И-НЕ, первые входы которых являются входами J и К соответственно, а

5 выходы через первую и вторую интегрирующие цепи соответственно соединены с уста- новочным и обнуляющим входами RS-триггера, прямой и инверсный выходы которого соединены со вторыми входами

0 второго и первого элементов И-НЕ соответственно, прямой вход RS-триггера является прямым выходом JK-триггера с задержкой срабатывания.

Поскольку в данном устройстве по срав5 нению с известным техническим решением (в частности, с прототипом) имеются новые признаки, то предложение удовлетворяет критерию новизна.

Введенные JK-триггер с задержкой сра0 батывания, элемент совпадения и элементы И-НЕ известны из цифровой техники и применены по своему назначению. Однако их связь между собой и с остальными элементами устройства позволяет значительно

5 расширить функциональные возможности устройства.

Устройство тактовой синхронизации и выделения пачки импульсов, принятое за прототип, позволяет формировать синхрони0 зируемый импульс и пачку импульсов, соответствующую длительности асинхронного сигнала, а предлагаемое устройство позволяет формировать синхронизируемый импульс, регулируемую пачку импульсов в заданном

5 интервале длительности асинхронного сигнала, формировать регулируемые пачки импульсов в интервале длительности асинхронного сигнала с одновременным формированием синхронизируемого импульса, соответствующего началу каждой

пачки импульсов, а на третьей выходной шине устройство позволяет получить импульсы регулируемой длительности при формировании импульсов по переднему фронту асинхронного сигнала, а на четвертой выходной шине получить пачку импульсов, отстоящую от переднего фронта асинхронного сигнала на п + 1 импульсов.

На момент подачи материалов заявки авторам не известна заявляемая схема устройства тактовой синхронизации и выделения пачки импульсов, обеспечивающая достижение поставленной цели. Поэтому предложение можно считать удовлетворяющим критерию Существенные отличия.

Схема устройства тактовой синхронизации и выделения пачки импульсов представлена на фиг. 1; на фиг. 2 дана диаграмма работы устройства.

Устройство тактовой синхронизации и выделения пачки импульсов содержит шину синхронизации 1, входную шину 2, шину 3 выбора режима, инвертор 4, два D-триггера 5, 6, элементы И-НЕ 7, 8 JK-триггер 9, элементы И-НЕ 10, 11, элемент совпадения 12, выходные шины 13-16.

J К-триггер 9 с задержкой срабатывания содержит первый 17 и второй 18 элементы И-НЕ, первую 19 и вторую 20 интегрирующие RC-цепи, каждая из которых состоит из последовательно соединенных регулируемого резистора и конденсатора, второй обкладкой соединенного с общей шиной, и RS-Tpnrrep21.

Входная шина 2 соединена с первыми входами элемента совпадения 12 и элемента И-НЕ 10, второй вход которого соединен с шиной синхронизации 1, входом инвертора 4 и первыми входами элементов И-НЕ 7 и 8, входы которых соединены с первой 13 и второй 14 выходными шинами соответственно, выход инвертора 4 подключен к счет- ному входу D-триггера 5, прямой и инверсный выходы которого соответственно соединены с установочным и информационным входами D-триггера 6, счетный вход которого соединен с выходом элемента И-НЕ 8, второй вход которого соединен с вторым входом элемента И-НЕ 7, прямым выходом D-триггера 5 и третьей выходной шиной 15, третий вход соединен с прямым выходом D-триггера 6, установочный и информационный входы которого соединены через первые входы элементов И-НЕ 17, 18 (J и К входы JK-триггера 9), регулируемые сопротивления первой 19 и второй 20 интегрирующих RC-цепей с установочным и обну- ляющим входами RS-триггера 21 соответственно, прямой и инверсный выходы которого соответственно соединены с

вторыми входами элементов И-НЕ 18, 19. Первый вход элемента И-НЕ 11 соединен с шиной управления 3, второй вход соединен с прямым выходом RS-триггера 21, который

является прямым выходом JK-триггера, а выход с вторым входом элемента совпадения 12, выход которого соединен с информационным входом D-триггера 5, четвертая выходная шина 16 соединена с выходом

0 элемента И-НЕ 10, третий вход которого соединен с инверсным выходом D-триггера 5. Устройство работает в двух режимах. 1-й р е ж и м . Формирование пачки импульсов в интервале длительности асин5 хронного сигнала и формирование синхронизируемого импульса, соответствующего началу пачки.

На шину управления 3 подается низкий уровень, который перекрывает элемент И0 НЕ 11, тем самым исключает влияние задержек, формируемых на JK-триггере 9 с задержкой срабатывания, т,е. на элементах

17,18, интегрирующих цепях 19, 20 и RS- триггере 21. При этом устройство работает

5 аналогично устройству, взятому за прототип.

2-й режим. Формирование регулируемых пачек импульсов в интервале длитель- ности асинхронного сигнала,

0 формирование синхронизируемых импульсов, соответствующих началу каждой пачки импульсов. Формирование импульса по переднему фронту асинхронного сигнала. На шину управления 3 подается высо5 кий уровень, разрешающий прохождение через элемент И-НЕ 11 задержанных импульсов, формируемых на JK-триггере 9 с задержкой срабатывания, т.е. элементах 17,

18,RC-цепях 19, 20 и RS-триггере 21, кото- 0 рые поступают на схему совпадения 12.

В исходном состоянии на входной шине 2 низкий уровень, по шине синхронизации 1 поступают тактовые импульсы (фиг. 2, а), на выходе инвертора 4 импульсы инверсные

5 тактовым, триггер 5 в нулевом состояние. Низкий уровень прямого выхода перекрывает элементы И-НЕ 7, 8 и устанавливает триггер 6 по установочному входу в единичное состояние, на выходных шинах 13, 14

0 (фиг. 2, е, ж) - высокие уровни, триггер 21 - в единичное состояние, на третьей выходной шине 15 - низкий уровень, а на четвертой 16 - единичный (фиг. 2, п). Триггер 5 находится в ждущем режиме. Входной асин5 хронный импульс (фиг. 2, б) устанавливает на D-входе триггера 5 высокий уровень при переходе уровня с низкого на высокий на выходе инвертора 4, следовательно, на С- входе триггера 5 устанавливается единичное состояние (фиг. 2, г). Высокий уровень

прямого выхода триггера 5 разрешает прохождение импульсов тактовой частоты с шины 1 через элемент И-НЕ 7 на выходную шину 13 (фиг. 2, е), через элемент И-НЕ 8 на выходную шину 14 проходит один импульс (фиг. 2, ж). По окончании выходного импульса на выходной шине 14 создается перепад с низкого уровня на высокий, по которому триггер 6 (на его D-входе низкий уровень инверсного выхода триггера 5) устанавливается в нулевое состояние (фиг. 2, з) и низкий уровень прямого выхода перекрывает элемент И-НЕ 8, Также высокий уровень прямого выхода триггера 5 устанавливает низкий уровень (фиг. 2, и) на выходе элемента И-НЕ 17, так как на втором его входе присутствует высокий уровень (фиг. 2, о), поступающий с инверсного выхода триггера 21. При установке низкого уровня на выходе элемента И-НЕ 17 конденсатор интегрирующей цепи 19 разряжается (фиг. 2, л) до уровня срабатывания по входу RS-триггера 21, при этом на его прямом выходе (фиг. 2, н) устанавливается высокий уровень, который на выходе элемента И-НЕ 17 устанавливает высокий, а на D-входе триггера 5 (фиг. 2, д) через элемент И-НЕ 11 и элемент совпадения 12 устанавливает низкий уровень, и триггер 5 возвращается в нулевое состояние при наличии на С-входе перепада с низкого на высокий, поступающего с выхода инвертора 4. Низкий уровень единичного выхода триггера 5 устанавливает по S-входу триггер 6 в единичное состояние и элементы И-НЕ 7 и 8 в исходное состояние, а высокий уровень с инверсного выхода устанавливает низкий уровень на выходе элемента И-НЕ 18 (фиг. 2, к) и разрешает прохождение импульсов тактовой частоты с шины 1 через элемент И-НЕ 10 (фиг. 2, п) на выходную шину 16. При установке низкого уровня на выходе элемента И-НЕ 16 конденсатор интегрирующей цепи 20 разряжается (фиг. 2, м) до уровня срабатывания по входу R триггера 21, при этом на его прямом выходе устанавливается низкий уровень, переводящий выход четвертого элемента И-НЕ 18 в высокий уровень, а на 0-выходе(фиг. 2, д) триггера 5 через элемент И-НЕ 11 и элемент совпадения 12 устанавливает высокий уровень, и процесс повторяется до установления на входной шине 2 низкого уровня. По.окончании входного асинхронного сигнала устройство возвращается в исходное состояние. Изменением сопротивления регулируемого резистора интегрирующей цепи 19 изменяется задержка п срабатывания триггера 21 по входу S, которой соответствует длительность высокого уровня на прямом выходе триггера 5, а

следовательно и длительность пачки импульсов на выходной шине 13. Изменением сопротивления регулируемого резистора интегрирующей цепи 20 изменяется задержка Т2 срабатывания триггера 21 по входу R, которой соответствует длительность низкого уровня на прямом выходе триггера 5, а соответственно, и интервал между пачками импульсов на выходной шине 13 или длительность пачки импульсов (фиг. 2, п) на выходной шине 16, начальный импульс которой отстоит от фронта асинхронного сигнала, поступающего с входной шины 2, на длительность, интервала высокого уровня

на прямом выходе триггера 5 (фиг. 2, г). При формирований на выходной шине 13 одной пачки импульсов на выходной шине 15 формируется импульс по переднему фронту асинхронного сигнала, на выходной шине

16 формируется пачка импульсов, отстоящая от переднего фронта асинхронного сигнала на интервал, соответствующий длительности пачки импульсов на шине 13. Макет заявляемого устройства был собран и испытан в лабораторных условиях. В устройстве были использованы микросхемы 155-й серии. Переменные резисторы интегрирующих цепей 470 Ом. В первой интегрирующей цепи 19 был использован

конденсатор 0,47 мкФ и второ й конденсатор 20 1 мкФ. При этом время задержки Г|, вносимое интегрирующей цепью 19, регулируется от 10 до 300 мкс, а время задержки Т2, вносимое интегрирующей цепью 20, - от

10 до 450 мкс.

1-й режим. На- шину управления 3 подается низкий уровень, тогда устройство работает аналогично устройству, взятому за прототип.

2-й р е ж и м . На шину управления 3 подается высокий уровень. На шину синхронизации 1 подавались импульсы с частотой повторения 1 мГц, а на входную шину 2 - асинхронные сигналы длительностью 0,5 мс

и частотой повторения 1 кГц. На выходных шинах формировались следующие сигналы. При установке TI 20 мкс, гг 30 мкс на выходной шине 19 в интервале асинхронного сигнала 0,5 мс формировалось десять пачек импульсов по 20 импульсов в пачке с интервалом между пачками 30 мкс. На выходной шине 14 в интервале асинхронного сигнала формировалась пачка из 10 импульсов, соответствующих началу каждой пачки

на выходной шине 13. Длительность импульса соответствовала длительности синхроимпульса, а период повторения был равен 50 мкс. На выходной шине 15 в интерзале асинхронного сигнала формировалась

пачка из 10 импульсов. Длительность импульса 20 мкс и период повторения 50 мкс. На выходной шине 16 в интервале асинхронного сигнала формировалось 10 пачек импульсов по 30 импульсов в пачке и периодом повторения 50 мкс. При этом первая пачка отстояла от переднего фронта асинхронного сигнала на 20 мкс или 20 синхроимпульсов.

При установке ri 200 мкс, тг ЗОО.мкс на выходной шине 13 в интервале асинхронного сигнала 0,5 мс формировалась одна пачка импульсов из 200 импульсов, на выходной шине 14 формировался один импульс от переднего фронта асинхронного сигнала началу пачки на выходной шине.13. На шине 15 формировался один импульс от переднего фронта асинхронного сигнала длительностью 200 мкс. На выходной шине 16 формировалась пачка импульсов из 300 импульсов, отстоящая от переднего фронта асинхронного сигнала на 200 мкс или 200 тактовых синхроимпульсов.

Ф о р м у л а и з о б р ете н и я

тий и четвертый элементы И-НЕ, элемент И, шина выбора режима, третья и четвертая выходные шины, причем D-вход первого триггера соединен со входной шиной и с

первым входом третьего элемента И-НЕ через элемент И, второй вход которого соединен с выходом четвертого элемента И-НЕ, первый вход которого соединен с шиной выбора режима, второй вход - с прямым

выходом JK-триггера с задержкой срабатывания, J-вход которого соединен с прямым выходом первого триггера и с третьей выходной шиной, К-вход - с инверсным выходом первого триггера и со вторым входом

третьего элемента И-НЕ, выход которого соединен с четвертой выходной шиной, третий вход - с шиной тактовых импульсов.

2. Устройство по п. 1, о т л и ч а ю щ е е- с я тем, что J К-триггер с задержкой срабатывания содержит RS-триггер, первую и вторую регулируемые интегрирующие RC-цепи, каждая из которых состоит из последовательно соединенных регулируемого резистора и конденсатора, второй обкладкой соединенного с общей шиной, первый и второй элементы И-НЕ, первые входы которых являются входами J и К соответственно, а выходы через первую и вторую интегрирующие RC-цепи соответственно соединены с установочным и обнуляющим входами RS-триггера, прямой и инверсный выходы которого соединены со вторыми входами второго и первого элементов И-НЕ соответственно, прямой выход RS-триггера является прямым выходом JK-триггера с задержкой срабатывания.