Устройство цифрового сопровождения фазы периодического сигнала Советский патент 1988 года по МПК H03L7/00 

00

Изобретение относится к электро нике , может быть использовано в радиотехнических, акустических и электрических системах для получения информации о мгновенном текущем значении фазы периодического сигнала, в частности в условиях его частотной и ф&зовой модуляци и, и является усо вершенствованием устройства по авт. св. № 902266.

Целью является расширение рабочего диапазона частот.

На фиг. 1 представлена структурная электрическая схема устройства цифрового сопровождения фазы периодического сигнала; на фиг. 2 - временные диаграммы работы устройства. Устройство цифрового сопровожде ния фазы периодического сигнала содержит генератор I импульсов, сумматор 2 импульсных последовательностей, измерительный счетчик 3, детектор 4 нулей периодического сигнала, счетчик 5 импульсов, вьшолненный в виде дополнительного параллельного сумматора-накопителя, регистр 6 памяти, параллельный сумматор-накопитель 7, элементы И 8 и блок 9 вычисления порядка величин выходного сигнала измерительного счетчика импульсов, выполненный в виде первого 10, второго 11 и третьего 12 дополнительных .элементов И.

Генератор 1 содержит задающий генератор 13, 1-К-триггер 14, первый 15, второй 16, третий 17 и четвертый 18 элементы И-НЕ.

Детектор 4 содержит регистр 19 сдвига, пятый 20, шестой 21, седьмой 22 и восьмой 23 элементы И-НЕ. Счетчик 3 содержит первый 24 и второй 25 четырехразрядные счетчики Параллельный сумматор-накопитель 7 содержит первый 26 и второй 27 параллельные четырехразрядные сумматоры, а также первый 28 и второй 29 четырехразрядные регистры.

Сумматор 2 импульсных последова тельностей содержит девятый 39 и десятый 31 элементы И-НЕ.

Выходной счетчик 5 импульсов, выполненный в виде параллельного сумматора-накопителя, содержит третий 32 и четвертый 33 параллельные четырехразрядные сумматоры, третий 34 и четвертый 35 четырехразрядные регистры, а также пятый - двенадцатый 36-43 инверторы.

5

0

5

0

5

0

5

Устройство работает следующим образом.

На вход устройства поступает периодический сигнал, частота которого близка к нижнему пределу частотного диапазона, т.е. примерно равна, например, 16 кГц (фиг. 2а, интервал ). При этом длительность перИ ода близка к максимальной. Детектор 4 нулей при переходе сигнала через нуль от - к + вырабатывает два импульса, разнесенных во времени, причем первый импульс (фиг. 26) фиксирует нулевое значение фазы, а второй (фиг. 2в) сдвинут относительно первого, эти импульсы синхронизированы соответственно с первым и вторым тактами генератора 1, частота которых равна, например, 4мГц. Причем первый импульс образуется на выходе восьмого элемента И-НЕ 23, а второй импульс на выходе шестого элемента И-НЕ 21.

По первому импульсу содержимое измерительного счетчика 3 записывается в регистр 6 памяти. Одновременно этим импульсом счетчик 5 и параллельный сумматор-накопитель 7 устанавливаются в начальное, в данном случае, нулевое состояние.-Таким образом, в ЭТОТ момент содержимое счетчика 5 соответствует нулевому значен ию фазы периодического сигнала, и число на его выходе соответствует этому значению.

По второму импульсу содержимое измерительного счетчика 3 устанавливается в начальное единичное состояние,

В промежутках между импульсами установки через счетный вход счетчик 3 заполняется импульсами с частотой F, поступающими с выхода четвертого элемента И-НЕ 18 ( МГц). В результате на его выходе образуется число, равное количеству поступающих импульсов, но в обратном ко

де, т.е. счетчик 3 работает на вычитание. За период Т входного сигнала измерительный счетчик 3 принимает FxT импульсов. В регистр 6 число из счетчика 3 записывается в обратном коде

ДЗ S - F-T,

где S - емкос7Ь счетчика 3.

Так как в нижней части диапазона сопровождения (при fy) период Т ближе к своему максимальному значению, то на вход счетчика 3 поступает бликое к максимальному число импульсов тактовой частоты F. Следовательно, в момент окончания периода Т в счетчике 3 присутствует число, близкое к нулю. Это число записано в регист 6 памяти.

С выхода регистра 6 памяти код старших разрядов одновременно подается на вход параллельного сумматор накопителя 7 и на вход блока 9 вычисления.

Блок 9 работает следующим образом.

Все разряды регистра 6 имеют значение 1, в этом случае выходы блока 9 имеют также значение 1.

Прямые выходы блока 9 подключены к входам младших разрядов параллельного сумматора-накопителя 7 в обратном порядке, т.е. старший разряд включен на вход первого (младшего) разряда, (п-1)-й - на вход второго разряда и т.д. В результате при значении выходов 1, в момент каждого строба с выхода десятого элемента И-НЕ 31 сз матора 2 по параллельному входу старших разрядов (входы четвертого параллельного четырехразрядного сумматора 33) суммируются О и 1 по входу переноса четвертого параллельного сумматора четырехразрядного сумматора 33.

1 переноса образуется за счет существования всех 1 на входах третьего параллельного четырехразрядного сумматора 32 и постоянной 1 на входе переноса РО. В результате счетчик 5 импульсов, в случае всех 1 на входе блока 9, работает

в режиме четырехразрядного счетчика импульсов.

Младший разряд на выходе 1 регистра 6 имеет значение О, остальные разряды - 1. В этом случае выходы блока 9 имеют значение 1, а выход третьего дополнительного элемента И 12 О. В момент каждого строба в счетчике импульсов 5 О по параллельному входу четвертого параллельного четырехразрядного сумматора 33, и одному из входов третьего параллельного четырехразрядного сумматора 32 и 1 по выходу переноса из третьего разряда в четвертый третьего параллельного четырехразрядного сумматора 32. Эта 1 образует10

5

0

5

0

5

0

5

0

5

ся за счет существования всех 1 на входах третьего параллельного четырехразрядного сумматора 32 и 1 на входе его переноса. В результате счетчик 5 импульсов в этом случае работает в режиме пятиразрядного счетчика импульсов.

Второй разряд на выходе регистра 6 имеет значение О, остальные 1. В этом случае выходы второго 11 и третьего 12 дополнительных элементов И имеют значение О . Счетчик 5 импу,рьсов работает в режиме шестиразрядного счетчика импульсов.

Третий разряд на выходе регистра 6 имеет значение О. В этом случае на дополнительных элементах И 0, 11 и 12 выходах О, Счетчик 5 им- . пульсов работает в режиме семиразрядного счетчика импульсов.

Четвертый разряд регистров 6 имеет значение О. В этом случае выходы блока 9 имеют значение О. Счетчик 6 импульсов работает в режиме восьмиразрядного счетчика импульсов.

Таким образом, в случае самого дпинного периода Т, когда как минимум, на выходе четвертого разряда регистра 6 существует О, счетчик 5 работает в режиме восьмиразрядного двоичного счетчика импульсов. Одновременно благодаря наличию всех 1 на инверсных выходах блока 9 открывают все элементы И 8. Входы этих ключей связаны с выходами последних четырех старших разрядов параллельного сумматора-накопителя 7, а выходы ключей - с входами его соответствующих разрядов.

При включении всех элементов И 8 ; все восемь разрядов параллельного сумматора накопителя имеют обратную связь с выходов на входы второго слагаемого и, таким образом, все разряды параллельного сумматора-накопителя включены в режиме параллельного сумматора-накопителя.

В результате при частотах входного сигнала, близких к f, в работе устройства участвуют все восемь разрядов измерительного счетчика 3, счетчика 5 и параллельного сумматора- накопителя 7.

В этом случае импульсы частоты F с выхода второго элемента И-НЕ 16 Генератора 1 поступают на вход сумматора 2 и далее на счетный вход

51

счетчика 5 импульсов. Одновременно эти импульсы с выхода сумматора 2 поступают на вход стробирования параллельного сумматора-накопителя 7, на параллельный вход которого из регистра 6 подается рассогласование ЛЗ. Следовательно, каждым импульсом частоты F величина накопленной суммы в параллельном сумматоре-накопителе 7 увеличивается на &S . При непрерывном стробировании параллельный сумматор-накопитель 7 переполня

ется, на его выходе вырабатывается

с учетом того , что л8 ,.

& S

При этом общее количество циклов переполнения параллельного сумматора- накопителя 7 за период входного сигнала Т

10

К J тл5

Таким образом, на вход сумматора 2 и далее на счетный вход счетчика 5 за период сопровождаемого сигнала Т поступают дополнительные им

Изобретение относится к электронике и обеспечивает расширение рабочего диапазона частот. Устр-во содержит генератор импульсов, сумматор имтульсных последовательностей, измерительный счетчик импульсов, детектор периодического сигнала, счетчик импульсов, регистр памяти, параллельный сумматор-накопитель. Для достижения цели введены элементы И и блок вычисления порядка величин выходного сигнала счетчика импульсов. Блок вычисления выполнен в виде трех дополнительных элементов И. Счетчик иьшульсов 5 выполнен в виде дополнительного -параллельного сумматора-накопителя. 1 з.п. ф-глы, 2 ил. (Л

импульс, и цикл заполнения возобнов- пульсы, что равно величине рассоглаляется. Импульс переноса поступает на вход девятого элемента И-НЕ 30 сумматора 2, где стробируется импульсом второго такта генератора 1, поступающим на второй вход девятого элемента И-НЕ 30. В результате на выходе сумматора 2 формируется дополнительный импульс, синхронизированный с вторым тактом генератора 1, который поступает на счетный вход счетчика 5 импульсов и стробирукяций вход параллельного сумматора-накопителя 7.

Таким образом, в момент переполнения параллельного сумматора-накопителя 7 в него вводится начальная сумма, равная и В , которая является исходной при последующем цикле его заполнения. При наличии остатка в параллельном сумматоре-накопителе 7 в момент формирования импульса переполнения исходной величиной является сумма остатка и JS (в дальнейшем для упрощения понимания работы схемы описание дается без учета остатка).

Количество импульсов, стробиру- кицих параллельный сумматор-накопи- . тель 7 в очередном цикле накопления, равно

20

25

30

35

40

45

сования в измерительном счетчике 3. Общее количество импульсов, поступивших на счетный вход счетчика 5 импульсов в течение периода Т входного сигнала, равно

N

T-F + + iS

и не зависит от величины этого периода и частоты при установившейся частоте входного сигнала (в случае рассматриваемого восьмиразрядного устройства N 2).

Таким образом, на выходе устройства формируется цифровая развертка с постоянным количеством дискрет в течение периода входного сигнала, т.е. синхронизированная с началом и концом этого периода. Мгновенные значения этой развертки соответствуют текущим значениям фазы входного сигнала с погрешностью, не превьгаа- ющей одной дискреты счетчика 3 импульсов (фиг. 2 а, до момента времени t ,).

Во втором случае на входе устройства в момент времени t (фиг. 2а) частота входного сигнала скачкообразно увеличивается в 3,5 раза. В этом случае старший (восьмой) разряд измерительного счетчика 3 импульсов остается в состоянии 1, нулевое значение принимает предшествующий седьмой разряд.

п

ent

rs-dsi

где ent

- целая часть выражения, стоящего в скобках;

(S-flS) - емкость параллельного сзгм- матора-накопителя 7 после введения начального числа 4 S .

Период заполнения параллельного сумматора-накопителя 7 равен

Х -- . as F

сования в измерительном счетчике 3. Общее количество импульсов, поступивших на счетный вход счетчика 5 импульсов в течение периода Т входного сигнала, равно

N

T-F + + iS

5

0

5

0

5

0

j

и не зависит от величины этого периода и частоты при установившейся частоте входного сигнала (в случае рассматриваемого восьмиразрядного устройства N 2).

Таким образом, на выходе устройства формируется цифровая развертка с постоянным количеством дискрет в течение периода входного сигнала, т.е. синхронизированная с началом и концом этого периода. Мгновенные значения этой развертки соответствуют текущим значениям фазы входного сигнала с погрешностью, не превьгаа- ющей одной дискреты счетчика 3 импульсов (фиг. 2 а, до момента времени t ,).

Во втором случае на входе устройства в момент времени t (фиг. 2а) частота входного сигнала скачкообразно увеличивается в 3,5 раза. В этом случае старший (восьмой) разряд измерительного счетчика 3 импульсов остается в состоянии 1, нулевое значение принимает предшествующий седьмой разряд.

При значении седьмого разряда О, а восьмого 1 измерительного счетчика 3 импульсов и регистра 6 сигналы с выходов блока 9 преобразуют счетчик 5 импульсов из восьмиразрядного в семиразрядный.

Одновременно инверсный сигнал с выхода первого блока 9 закрывает один из элементов И 8 и разрывает обратную связь восьмого разряда параллельного сумматора-накопителя 7.

На первый вход второго параллельного четырехразрядного сумматора 27 подается нуль. В результате старший разряд параллельного сумматора- накопителя 7 перестает работать в режиме накопления сигнала. Но, так как на втором входе второго параллельного четырехразрядного сумматора 27 существует 1, соответствующая значению страшего разряда регистра 6, он работает в режиме трансляции переноса из предыдущего седьмого разряда непосредственно на выход переноса. Поэтому параллельный сумматор- 5 разрядного сумматора 26 прямо траннакопитель 7 преобразуется в семиразрядный .

Таким образом,, сохраняется взаимное соответствие количества функционирующих разрядов измерительного счетчика 3 импульсов, параллельного сумматора-накопителя 7 и счетчика 5 импульсов. При значении частоты вход ного сигнала, равном 3,, устройства функционирует как семиразрядное и переключение его из восьмиразрядного режима в семиразрядный осуществляется элементом И 8 и блоком 9.

Пусть частота входного сигнала в 3,5 раза скачкообразно изменяется с момента времени t (фиг. 2а). В момент времени t, t,, t фаза его равна нулю. На фиг. 21 приведены идеальные значения фазы этого сигнала, на фиг. 2д - фазовый отсчет на выходе четырех старших разрядов устройства. Быстродействие устройства равно периоду входного сигнала. Поэтому с момента скачкообразного изме- нения частоты входного сигнала t до окончания первого периода измененной частоты t выходной сигнал искажен.

Но уже с момента времени tj, т.е. с запаздыванием на период входногс сигнала, цифровое сопровождение фазы осуществляется в пределах требуемой точности устройства.

Рассмотрим работу устройства в случае f „„(. л 16 f,. Как и в пре20

25

30

35

40

45

дыдущем случае фактически разряд- ность вычислительной части устройства уменьшается при увеличении входного сигнала. В этом случае значение периода входного сигнала минимально. Поэтому уже четыре старших 55 разряда измерительного счетчика 3 импульсов не изменяют своего первоначального состояния, и их значение

слируется через пятый, шестой, седьмой и восьмой разряды на выход второго параллельного четырехразрядного сумматора 27 и параллельный сумматор накопитель 7 функционирует в четырех разрядном режиме. В результате устройство осуществляет цифровое сопровождение фазы периодического сигнала, частота которого в четырехразрядном режиме с точностью четвертого двоичного разряда.

Существует две особенности функционирования устройства.

На вход переноса младшего разряда параллельного сумматора-накопителя 7 постоянно подана 1, компенсирующая потерю 1 при формировании д8 обрат ным кодом результата счета импульсов счетчиком 3.

В момент начала каждого цикла сопровождения в Счетчик 5 импульсов через девятый 30 и десятый 31 элементы И-НЕ добавляется один импульс. Этот импульс компенсирует неточность цифрового сопровождения фаз, возникающую вследствие того, что начало периода детектором 4 фиксируется всегда с небольшой задержкой.

Формула и -3 обретения

равно 1, т.е. все выходы регистра 6 имеют значение 1. На всех выходах блока 9 присутс вуют 1, кото- рые переключают счетчик 5 импульсов в четырехразрядный режим. Одновременно все нули с инверсных выходов блока 9 исключают с помощью элементов И 8 из обратной связи четыре старших 10 разряда параллельного сумматора-накопителя 7. Так как на первые входы этих старших разрядов подаются 1, то перенос с выхода четвертого разряда первого параллельного четырех-

0

5

0

5

0

5

5

слируется через пятый, шестой, седьмой и восьмой разряды на выход второго параллельного четырехразрядного сумматора 27 и параллельный сумматор- накопитель 7 функционирует в четырехразрядном режиме. В результате устройство осуществляет цифровое сопровождение фазы периодического сигнала, частота которого в четырехразрядном режиме с точностью четвертого двоичного разряда.

Существует две особенности функционирования устройства.

На вход переноса младшего разряда параллельного сумматора-накопителя 7 постоянно подана 1, компенсирующая потерю 1 при формировании д8 обратным кодом результата счета импульсов счетчиком 3.

В момент начала каждого цикла сопровождения в Счетчик 5 импульсов через девятый 30 и десятый 31 элементы И-НЕ добавляется один импульс. Этот импульс компенсирует неточность цифрового сопровождения фаз, возникающую вследствие того, что начало периода детектором 4 фиксируется всегда с небольшой задержкой.

Формула и -3 обретения

ВбПоЗ