Устройство аналоговой памяти Советский патент 1988 года по МПК G11C27/02 

оо

со

О5

Изобретение относится к автоматике и вычислительной TextraKe и может найти применение в дискретно-аналоговых преобразователях сигналов, в устройствах считьгоания выходных сигналов ИС с зарядовой связью (ИСЗС) и других устройствах.

Цель изобретения - повьшенне точности устройства.

На чертеже представлено устройство аналоговой памяти.

Устройство Содержит накопительный элемент 1 на конденсаторе, усилитель- повторитель 2, первьй и второй ключе- вые элементы на транзисторах 3,4 соответственно первого и второго типа проводимости, третий и четвертый ключевые элементы на транзисторах

5,6 соответственно второго и перво- го типов проводимости, первьй и второй компенсирующие элементы на резисторах 7, 8, первый и второй коммут тирующие элементы на диодах 9, 10, первый и второй компенсирзтощйе эле- менты на диодах 11, 12, первый 13

и второй 14 стробируемые генераторы тока, информационный 15 и управляющий 16 входы, информационный выход 17, ши ны 18, 19 питания.

Устройство работает следующим об- ра:зом..

В режиме выборки на входе 16 устройства имеется высокий уровень управляющего сигнала. Первый 13 и второй 14 генераторы тока вырабатывают токи, проходящие соответственно через диоды 11, 9, 10, 12. Величины токов ге- нераТоров 13, 14 выбираются равными, диод 11 и транзистор 3, диод 9 и транзистор 5, диод 10 и транзистор

6,диод 12 и транзистор 4 подбираются в пары по равным падениям напряжения на прямосмещенном переходе диода

и на эмиттерном переходе транзистора в активной области при одинаковых токах. Входные сигналы передаются через диоды 9, 11 на базу транзистора 3 и, через диоды 10, -12 - на базу транзистора 4. Разность токов, протекающая через транзисторы 3, 5 и 4, 6, уравнивает потенциал на входе усилителе 2, входе 15 и выходе 17. Транзисторы 5, 6, усилитель 2 образуют усилительный блок с повторителя- ми тока на входе и с емкостью коррекции на накопительном элементе 1.

При появлении на входе 16 сигнала низкого уровня устройство переходит

в режим хранения, генераторы 13, 14 тока выключаются,; диоды 9-12 : закрываются, потенциал базы транзистора 3 становится меньше потенциала его эмиттера, и транзистор 3 закрывается. Аналогично потенциал базы тран-s зистора 4 становится больше потенциала его эмиттера, и он закрьгоается.

При изменении напряжения на входе 15 в режиме хранения входной сигнал устройства поступает в базовые цепи транзисторов 3, 4 через приоткрьшающиеся диоды 9, II или ГО, 12 в зависимости от полярности или через их барьерные емкости Далее сигнап может прО1шкать на вход усилителя 2 и на выход 17, сзтцественно ослабленным дифферегщирующими цепочками, состоящими из емкостей эмит- терных переходов транзисторов 3, 4 и резисторов 7, 8, а также емкостными делителями из проходньк емкостей транзисторов 5, 6 и элемента I. Сопротивления резисторов 7, 8 выбираются небольщими, чтобы постояшше времени дифференцирующих цепочек .были меньше постоянной времени форми рования входного сигнала или постоянной усилителя 2, и тогда амплитуда сигналов, приходящих с входа 15 на Выход 17, будет дополнительно уменьшена- 13 несколько раз.

Форм у.л а изобретения Устройство аналоговой памяти содержащее первый и второй стробируе- мые генераторы тока, первый и второй ключевые элементы на транзисторах соответственно первого и второго типов проводимости, первый и второй коммутирующие элементы на диодах, усилитель-повторитель.., первый и второй компенсирующие элементы на резисторах, накопительный элемент На конденсаторе , обкладки которого подключены соответственно к шине нулевого потенциала устройства и входу.усилителя-повторителя , выход которого соединен с первыми выводами первого и второго компенсирующих элементов на резисторах и является информационным выходом устройства, анод первого и катод второго коммутирующих элементов на диодах объединены и являются информационным входом устройства, входы первого и второго стробируемых генераторов тока объединены и являются управляющим входом устройства, а их выходы подключены соответственно к базам первого и второго ключевых элементов на транзисторах, коллекторы которых подключены соответственно к первой и второй шинам питание устройства, отличающееся тем, что, с целью повьппения точности устройства, в него введены первый и второй компенсирующие элементы на. диодах, третий и четвертый ключевые элементы на транзисторах, коллекторы которых объединены и подключены к .. входу усилителя-повторителя, эмиттеры объединены соответственно с эмиттерами первого и второго ключевых

элементов на транзисторах и подключены соответственно к вторым вьтаодам первого и второго компенсирзтощих элементов на резисторах, первые выводы которых подключены соответственно к базам третьего и четвертого ключевых элементов на транзисторах, анод первого и катод второго компенсирующих элементов на диодах подключень соот- . ветственно к выходам первого и второго стробируемых генераторов тока, катод первого и анод второго компенсирующих элементов на диодах подклю- ченьГсоответственно к аноду первого и катоду второго коммутирующих элементов на диодах.

Изобретение относится к аналоговой вычислительной технике, в частности к устройствам обработки выходного сигнала интегральных схем с зарядовой связью. Цель изобретения - повышение точности устройства аналоговой памяти. Поставленная цель осуществляется за счет того, что в интервалах времени между выбЪрками компенсирующие элементы на резисторах, ключевые элементы на транзисторах первого и второго типов проводимости, а также накопительный элемент на конденсаторе образуют резистивно-емкост- ные делители входного сигнала с маг лым коэффициентом передачи, обеспечивающие экранирование накопительного элемента и входа усилителя. Устройство содержит накопительный элемент 1 на конденсаторе, ключевые элементы на транзисторах 3, 6 первого типа проводимости, ключевые элементы на транзисторах 4,5 второго типа провоз дикости, компенсирующие элементы на резисторах 7, 8, коммутирующие и компенсирующие на диодах 9-12, стробируемые генераторы 13, 14 тока. 1 ил. с € сл