Устройство задержки импульсов Советский патент 1988 года по МПК H03K3/284 

/J Ю

00 00

О5 СО

to

Изобретение относится к области импульсной техники и может быть использовано для формирования задержанных импульсов управления.

Цель изобретения - повышение надежности за счет уменьшения числа элементов.

На чертеже представлена принципиальная электрическая схема устройства.

Устройство задержки импульсов содержит конденсатор 1, первый - четвертьш транзисторы 2-5, первый и второй источники 6 и 7 постоянного напряжения, первые разноименные полюсы которых соединены с общей шиной 3, а вторые разноименные полюсы соединены с первой и второй питающими шинами 9 и 10 соответственно Первый вьшод конденсатора 1 подключен к коллектору транзистора 2, к шине 11 входных импульсов тока и через элемент 12 заряда соединен с питающей шиной 9, а второй вывод конденсатора 1 соединен с эмиттером транзистора 4 и подключен к точке соединения коллектора транзистора 3 с базой транзистора 5, коллектор которого соединен с шиной 9, а эмиттер с первым выводом резистора 13, базой транзистора 3, базой транзистора 4 и эмиттером транзистора 2, база которого соединена с общей шиной 8 и эмиттером транзистора 3, Коллектор транзистора 4 соединен с выходной шиной 14, а второй вывод резистора 13 соединен с питающей шиной 10.

Элемент 12 заряда (управляемое сопротивление) может быть выполнен электронным, например, на полевом транзисторе.

Управляемое сопротивление 15 включается лишь при необходимости изменения (увеличения) длительности выходного импульса.

Диод 16 вводится при использовании одинаковых транзисторов 3 и 4, Если транзистор 4 германиевый, а транзистор 3 кремниевый, то диод 16 может быть исключен.

Устройство работает следующим образом.

При отсутствии входных импульсов транзистор 2 насьщ1ен, транзисторы 3, 4 и 5 заперты.

Сопротивление резистора 13 устанавливается таким, чтобы ток через этот резистор от источника 7 заведомо превышал ток через управляемое сопротивление от источника 6.

Разность токов коллектора и эмит тера насьш;енного транзистора 2 задает минимальную величину входного импульса тока, проходящего на выход. Если aмпJПIгyдa входного импульса тока (см.шину 11) превысит в сумме

0 с током источника 6 через сопротивление ток эмиттера транзистора 2, то транзистор 2 перейдет из режима насыщения в активный режим, при котором происходит увеличение напряжения

5 на коллекторе транзистора 2. Увеличивающее положительное напряжение на коллекторе .транзистора 2 через конденсатор 1 прикладывается в базе транзистора 5, который переходит

0 в активный режим работы и на его эмиттере формируется положительное напряжение, запирающее транзистор 2. Одновременно отпирается транзистор 3, который ограничивает обратное

5 напряжение на эмиттерно-базовом переходе транзистора 2 и своим коллектором шунтирует базовый ток транзистора 5.

Для обеспечения большого диапазона

0 регулирования времени задержки транзистор 5 использует с большим коэффициентом усиления или делают составным. Это позволяет иметь сопротивление элемента 12 большим, а следова5 тельно, и большим время задержки.

По мере заряда конденсатора 1 увеличивается напряжение на коллекторе транзистора 2. После того, как напряжение на коллекторе транзистора

0 2 достигнет напряжения источника 6, транзистор 5 запирается. Время, в течение которого транзистор 5 находится в активном режиме, является временем задержки входных импульсов,

5 Чем меньше ток через элемент 12, тем требуется большее время заряда конденсатора 1, тем больше время задержки.

После запирания транзистора 5

Q начинается этап формирования задержанного импульса на выходной шине 14, Это происходит вследствие того, что при запирании транзистора 5 ток резистора 13 втекает в эмиттер транс зистора 2, который отпирается, и конденсатор 1 начинает разряжаться через -транзистор 2 и переход база- эмиттер транзистора 4. В течение времени разряда конденсатор 1 транзистор А насьш1ен и напряжение на шине 14 отсутствует, что соответствует этапу формирования выходного задержанного импульса. Транзисторы 5 и 3 при этом заперты.

Если последующая схема реагирует на изменение выходного сопротивления устройства, то резистор 17 может отсутствовать, так как при запертом транзисторе А выходное сопротивление высокое, а при насыщенном транзисторе 4 низкое.

Длительность выходного импульса равна времени разряда конденсатора

1,которое зависит от тока резистора и коэффициента усиления транзистора

2.При наличии элемента 15 транзистор 2 будет находиться в режиме на

1692

зистора, первый и второй источники постоянного напряжения, первые разноименные полюсы которых соединены с общей шиной, а вторые разноименные полюсы соединены с первой и второй питающими шинами соответсвеино, элемент заряда конденсатора, резистор, шину входных импульсов тока и выход Q ную шину, первьй вывод конденсатора подключен к коллектору первого транзистора и через элемент заряда соединен, с первой питающей шиной, база первого транзистора соединена с об15 щей шиной и эмиттером второго транзистора, база которого соединена с базой третьего транзистора и первым выводом резистора, а коллектор соединен с базой четвертого транзисто

Изобретение может быть использовано для формирования задержанных импульсов управления. Цель изобретения - повышение надежности - достигается за счет уменьшения числа схемных элементов. Устройство содержит конденсатор 1, транзисторы 2-5, источники 6 и 7 постоянного напряжения, общую шину 8, питающие шины 9 и 10, шину 11 входных импульсов, элемент 12 заряда, резистор 13, выходную шину 14. Элемент 12 является управляемым сопротивлением и может быть выполнен электронным, например, на полевом транзисторе. Управляемое сопротивление 15 включается лишь при необходимости увеличения длительности выходного импульса. Диод 16 вводится при использовании одинаковых транзисторов 3 и 4. Если транзистор 4-германиевый, а транзистор 3-кремии- евый, то диод 16 может быть исключен. Q 1 ил.S

сьш1ения, а время разряда кондёнсато- 20 Р отличающееся тем, что.

ра 1 определяется током, задаваемым элементом 15. Это время может быть как меньше, так и больше длительности выходного импульса тока на шине 11

На заднемфронте выходного импульса,т.е.когда раэрядконденсатора 1 закончен,устройство готовок приему следующего импуяьса.т.е.время восстановления устройства равно нулю.

С приходом следующего входного импульса все рассмотренные процессы повторяются, Формула изобретения

Устройство задержки импульсов, содержащее конденсатор, четыре тран

с целью увеличения времени задержки, уменьшения длительности выходного импульса и повьш1ения надежности, первый вывод конденсатора подключен к шине входных импульсов тока, второй вывод конденсатора соединен с эмиттером третьего транзистора и подключен к базе четвертого транзистора, коллектор которого соединен с первой питающей шиной, а эмиттер с эмиттером первого транзистора и базой третьего транзистора, коллектор которого соединен с выходной шиной, а второй вывод резистора соединен с второй питающей шиной.