Устройство для определения прогнозных оценок случайного процесса Советский патент 1988 года по МПК G06G7/30 

20 22

LJ1...I

(Л

Изобретение относится к вычислительной технике. Цель изобретения - повышение достоверности прогноза. Устройство Содержит умножитель 1, блок 2 выработки экспоненциальной функции, сумматор 3, блок деления 4, блок памяти 5, первую 6 и вторую 7 группы элементов И, вторую 8 и первую 9 группы элементов ИЛИ, элементы задержки 10-13, вход установки нуля 14, входы 15-19 управления записью исходных параметров, пгану 20 задания исходных параметров, вход 21 запуска и выход 22. Устройство реализует вычисление прогноза по формуле, являющегося одним из решений уравнения Бернулли. I ил.

со

00 00

4

о

О)

Изобретение относится к вычислительной технике.

Цель изобретения - повьшение достоверности прогноза.

На чертеже показано предлагаемое устройство.

Устройство содержит умножитель I, блок 2 выработки экспоненциальной функции, сумматор 3, блок 4 деления, блок 5 памяти, вьт:олненный на регистрах, первую 6 и вторую 7 группы элементов И, вторую 8 и первую 9 группы элементов ИЛИ, эле менты 10-13 задержки с первого по четвертьй, вход 14 установки нуля, входы 15-19 управления записью исходных параметров, шину 20 задания исходных параметров, вход 21 запуска и выход 22.

Устройство работает следзпощим образом.

Устройство реализует одно из решений управления Бернулли. Последнее часто используется для получения прогнозных оценок сложных событий вероятностного типа. Решение уравнения имеет вид

y(t)

I,

a+expCbe ) оно более гибко аппроксимирует статистические данные, чем используемые более простые решения (уравнения Перла или Гомпертца).

В начале работы регистры блока 5 памяти обнуляются сигналом с входа 14. Затем в соответствующие регистры блока памяти заносятся последовательно исходные параметры /3,b,a,L с шины 20, поступление которых синхронизировано сигналами с входов 15-19. После этого на вход 21 поступает сигнал запуска, по которому очищается регистр результата блока 5 памяти, параметры t и р поступают на умножитель 1, а результат умножения - на блок 2 выработки экспоненциальной функции. По окончании работы блока 2 на выходе элемента задержки появляется сигнал, перемножаются napai-ieTp в и полученная ранее .экспонента. Результат второго перемножения снова подвергается экспоненциальному -преобразованию в блоке 2 и по сигналу с элемента II 1 задержки поступает в сумматор 3, где складываются с параметром а, считываемым из блока памяти.. После делени параметра L на полученную сумму результат заносится н регистр блока па0

5

0

5

0

5

0

5

0

5

мяти и поступает на выходную шину устройства. Сигнал на выходе элемента 13 свидетельствует об окончании вычислений.

Формула изобретения

Устройство для определения прогнозных оценок случайного процесса, содержащее блок памяти, сумматор, умножитель, отличающееся тем, что, с целью повышения достоверности прогноза, оно содержит блок деления, блок выработки экспоненциальной функции, две группы элементов РШИ, две группы элементов И и четыре элемента задержки, соединенные последовательно, причем вход первого из них соединен с входом запуска устройства и входом управления считыванием первого и второго исход- ных параметров блока памяти, выход первого элемента задержки соединен с входом управления считыванием третьего исходного параметра блока памяти и первыми входами элементов И первой группы, выход второго элемента задержки соединен с входом управления считыванием четвертого исходного na-i раметра блока памяти и первьми входами элементов И второй группы, выход третьего элемента задержки соединен с входом управления считыванием пятого исходного параме тра блока памяти, а выход четвертого элемента задержки - с входом записи результата вычислений блока памяти, первый информационный вход блока памяти соединен с шиной задания исходных параметров, а управляющие входы обнуления и записи соответств ующих исходных параметров блока памяти соединены с соответствующими управляющими входами устройства, кодовый выход первого исходного параметра соединен с первыми входами элементов И первой группы, вторые входы которых соединены с входами элементов И первой группы, выходы элементов ИЛИ первой группы нены с первым кодовым входом умножителя, кодовые выходы второго и третьего исходных параметров блока памяти через вторую группу элементов ИЛИ соединены с вторым кодовым входом умножителя, выход которого соединен с входом блока выработки экспоненциальной функции, кодовьш выход которого соединен с вторыми входами элементов И первой и второй групп, выхо313834064

ды элементов И.второй группь соедине-го которого соединен с кодовым выхоны с первым кодовым входом сумматора,дом пятого исходного параметра блока

второй кодовьй вход которого соединенпамяти, а.выход блока деления ;соедис кодовым выходом четвертого исходно- jнен с вторым информационным входом

го параметра блока памяти, кодовьйблока памяти, информационный выход

выход сумматора соединен с входомрезультата которого является выходом

делителя блока деления, вход делимо-устройства.