Устройство для предотвращения ошибок в принятой информации Советский патент 1988 года по МПК H04B1/10 H04L1/24 

Изобретение относится к связи и может найти применение в различных телеметрических системах.

Целью изобретения является повы- шение точности предотвращения ошибок.

На фиг.1 изображена структурно- электрическая схема устройства; на фиг.2 - структурно-электрическая схема блока осреднения; на фиг.З - структурно-электрическая схема детектора повторяющихся кодов; на фиг.4 - эпюры напряжений, поясняющие работу устройства.

Устройство содержит формирователь 1 импульсов, первый счетчик 2, сумматор 3, регистр 4 памяти, блок 5 осреднения, первый блок 6 сравнения, элемент И 7, второй счетчик 8, второй блок 9 сравнения, блок 10 задерж- ки, первый 11 и второй 12 элементы ИЛИ, генератор 13 тактовых импульсов и детектор 14 повторяющихся кодов, причем блок 5 осреднения содержит сумматор 15, регистр 16 сдвига, ком- мутатор 17, регистр 18 памяти и элемент ИЛИ 19, а детектор 14 повторяющихся кодов содержит регистры 20-22 памяти и блок 23 сравнения.

Устройство работает следующим об- разом.

Поступающий на вход устройства сигнал в формирователе 1 импульсов преобразуется в последовательность коротких импульсов (фиг,4 а) , частота следования которых равна частоте принимаемого сигнала. Пусть за время Т равное периоду следования информационных импульсов принимаемого информационного сигнала (информационному интервалу), от генератора 13 тактовы импульсов на первый вход первого счетчика 2 и второй вход второго счетчика 8 поступает N импульсов (фиг.4 б). Таким образом, на выходе первого счетчика 2 образуется код, например двоичный, соответствующий длительности интервала между принимаемыми импульсами. Считывание кода и последующий сброс первого счетчика 2 производится каждым импульсом, подаваемым на его второй вход с выхода формирователя 1 ршпульсов. Полученный код длительности принятого интервала поступает на вход детектора 14 повторяющихся кодов, а также через сумматор 3 на второй вход регистра 4 памяти. Если на вход детектора 14 повторяющихся кодов последовательно поступают более четырех одинаковых кодов, то на его выходе вырабатьшается импульс, разрешающий запись в блок 5 осреднения кода с его первого входа, так как считается, что этот регулярно повторяющийся код соответствует коду длительности информационного интервала. Импульс с выхода детектора повторйющихся кодов 14 через второй элемент ИЛИ 12 поступает также и на регистр 4 памяти и сбрасывает его. Благодаря этому код следующего интервала, поступающий на первый вход сумматора 3, суммируется с нулевым содержимым регистра 4 памяти, после чего записьгоается в этот регистр 4 памяти и поступает на первый вход первого блока 6 сравнения, на второй вход которого подается код, хранящийся в блоке 5 осреднения. Сигнал на выходе регистра 4 памяти изменяется импульсом, поступающим на его первый вход с выхода формирователя 1 импульсов после сброса первого счетчика 2. Таким образом исключается резкое изменение кода на первом входе первого блока 6 сравнения. Если отличие кодов , подаваемых на первый и второй входы блока 6 сравнения, не превосходит наперед заданного значения и, равного максимальному изменению в двух последовательно взятых Информационных интервалах, то при совпадении во времени сигнала, вырабатываемого первым блоком 6 сравнения (фиг.4 в),, и импульса на выходе формирователя 1 импульсов, т.е. если на вход устройства поступил информационный импульс, на выходе элемента И 7 появляется импульс, поступающий на второй вход блока 10 задержки и сбрасывающий его, а также разрешающий коррекцию кода в блоке 5 осреднения Этот же импульс поступает на третий вход второго счетчика 8 и сбрасывает его, а через второй вход первого элемента ИЛИ 11 и первый вход второго элемента ИЛИ 12 поступает на третий вход регистра 4 памяти и сбрасывает его. Импульс на выходе первого элемента ИЛИ 11 является выходным.сигналом устройства (фиг.4 г).

Коррекция кода в блоке 5 осреднения производится в момент прихода импульса на его третий вход путем вычисления и запоминания среднего арифметического от хранящегося там кода и кода, поступающего на его второй

вход из регистра 4 памяти. Таким образом осуществляется подстройка значения Ng вслед за изменением периода следования информационных импульсов Тр меньш1гм, чем d . Первый блок 6 сравнения осуществляет постоянное сравнение кодов на ее первом и второ .входах вне зависимости от момента прихода импульса с выхода формирова- теля 1 импульсов, а код на выходе первого счетчика 2 изменяется с каждым поступившим на его первьш вход импульсом с выхода генератора 13 тактовых импульсов. При появлении в ий- тервале Т импульсов помех (фиг.А а) они делят его на более короткие интервалы TO, TO .А б).

Информационный импульс, за которым следует интервал Т, , сбрасывает регистр 4 памяти, после чего код N, интервала Т с выхода первого счетчика 2 поступает на вход сумматора 3, где суммируется с нулевым, в данном случае, содержимым регистра 4 памяти Сумма, в данном случае код N сч, поступает на вход первого блока 6 сравнения, где аналогично сравнивается с кодом NO, находящимся в блоке 5 осреднения, после чего код с выхода сумматора 3 записывается в регистр 4 памяти. N(,,Np, поэтому первый блок 6 сравнения не вырабатывает сигнала. Таким образом, сброс регистра 4 памяти и сигнал на выходе уст- ройства отсутствуют. Благодаря этому код Npi, следующего интервала Т , поступающий на первый вход сумматора 3, складывается в нем с кодом Noi, поступакицим на второй вход сумматора 3 с выхода регистра 4 памяти, а сум- матор записывается в регистр 4 памяти и повторно сравнивается с кодом, находящимся в блоке 5 осреднения. Только после поступления и суммирова ния. кода N 0 интервала Tg-j получают код, сравнимьш с N р. При этом на выходе первого блока 6 сравнения появляется сигнал (фиг.4 в), поступающий на второй вход элемента И 7. В этот момент на выходе формирователя 1 импульсов находится импульс (фиг,4 а), ограничивающий интервал Тд , поступающий на первый вход элемента И 7, на выходе которого появляется сигнал поступающий через первый элемент ИЛИ 11 на выход устройства. Этот же сиг- нал с выхода элемента И 7 разрешает коррекцию кода в блоке 5 осреднения.

сбрасывает второй счетчик 8 и блок 1 задержки, а через элементы ИЛИ 11 и 12 сбрасывает регистр 4 памяти. Если длительности интервалов Т, , Т Трз , TO равны, то произошло скачкообразное изменение частоты информационного сигнала, В этом случае срабатывает детектор 14 повторяющихся кодов и импульс на его выходе разрешает запись кода принятых одинаковых интервалов в блок 5 осреднения. При этом длительность принимаемых четыре и более одинаковых интервалов может быть как менее J так и более длительност информационного интервала, код которого хранился до этого в блоке 5 осреднения.

На второй вход блока 9 сравнения поступает код с выхода второго счетчика 8, а на первый ее вход поступае код Нд, хранящийся в блоке 5 осреднения. Если код на выходе второго счетчика 8 превысит значение N, та второй блок 9 сравнения вырабатывает импульс, поступающий на первый вход второго счетчика 8 и сбрасывающий его, а также поступающий на первый вход блока 10 задержки, где задерживается на время & , Если в течение этой задержки информационный импульс не был принят, т,е. он был подавлен помехой (фиг,4 д), и соответственно в момент срабатывания первого блока 6 сравнения на выходе формирователя импульсов 1 импульс отсутствовал (фиг.4 е), то на выходе элемента И 7 импульс также будет отсутствовать и сброса блока 10 задержки не произойдет. В этом случае на выходе блока задержки 10 появится импульс (фиг,4 ж), задержанный относительно положения информационного импульса на /1 , который через первый вход первого элемента ИЛИ 11 подается на выход устройства (фиг,4 з) и через первый вход второго элемента ИЛИ 12 сбрасывает регистр 4 памяти. Таким образом при подавлении информационных импульсов на выходе устройства формируется последовательность импульсов, период следования которых равен Т, а фаза сдвинута относительно ожидаемого положения информационного импульса на 4 ,

Блок 5 осреднения работает следующим образом. Коды N длительности интервалов между принимаемыми импульсами с выхода первого счетчика 2

поступают на, первый вход блока 5 осреднения, т.е. на второй вход коммутатора 17. По сигналу, поступающему на четвертый вход блока 5 осреднения от детектора 14 повторяющихся кодов, т.е. на четвертый вход коммутатора, 17, последний соединяет свой второй вход с первым входом регистра 18 памяти. Этот же сигнал через элемент ИЛИ 19 поступает на второй вход регистра 18 памяти.и разрешает запись в него кода с выхода коммутатора 17. Таким образом в регистр 18 памяти по сигналу, поступающему на четвертый вход блока 5 осреднения, производится запись кода интервала с выхода первого счетчика 2.

Код интервала с выхода регистра 4 памяти поступает на второй вход блока 5 осреднения, т.е. на первый вход сумматора 15, на второй вход которог го подается код, хранящийся в регистре 18 памяти. Сумма кодов с выхода сумматора 15 поступает на первый вход регистра 16 сдвига. Сигнал с выхода элемента И 7 с третьего входа блока 5 осреднения подается на второй вход регистра 16 сдвига, вследствие чего на выходе этого регистра формируется код, сдвинутый относительно кода, поступившего на его пер вый вход, на один разряд вправо. Таким образом осуществляется операция вычисления среднего арифметического от кода нового интервала и кода предыдущего интервала, хранящегося в регистре 18 памяти. Тот же сигнал с выхода элемента И 7 подается также

0

5

25 ЗО

20

35

ющихся кодов поступает одновременно на первые входы регистров 20-22 памяти и разрешает запись в них кодов интервалов со вторых их входов. При этом производится перезапись содержимого предыдущего регистра памяти, начиная с 20, в последующий. Второй вход детектора 14 повторяющихся кодов, а также выходы каждого регистра памяти 20-22, соединены с соответствующими входами блока 23 сравнения, в котором производится сравнения четырех последовательно поступивших кодов и в случае их совпадения блоком 23 сравнения вырабатывается сигнал, являющийся выходным сигналом детектора 14 повторяющихся кодов.

Если код N величины допустимого отклонения л кратен степени 2, то сравнение кодов, отличающихся не, более чем на NJ, может быть реализовано, например, сравнением на совпадение только их старших разрядов. По такому принципу может быть реализовано сравнение кодов в первом блоке 6 сравнения и блоке 23 сравнения в детекторе повторяющихся кодов 14.

Количество регистров памяти в детекторе 14 повторяющихся кодов зависит от требований к помехозащищенности принимаемой телеметрической информации и ко времени адаптации устройства к скачкообразно изменившейся частоте информационного сигнала. С увеличением количества регистров памяти в детекторе 14 повторяющихся кодов уменьшается вероятность моделирования помехой последовательности

Изобретение относится к технике связи, может использоваться в телеметрических системах и обеспечивает повышение точности предотвращения ошибок. Устр-во содержит формирователь импульсов 1, счетчики 2, 8, сумматор 3, регистр памяти (РП) 4, блок осреднения (БО) 5, блоки сравнения 6, 9, элемент И 7, блок задержки 10, элементы ИЛИ 11, 12, генератор тактовых импульсов 13 и детектор повто -J ряющихся кодов (ДПК) 14. Счетчик 2 формирует код, соотв. длительности интервала между принимаемыми импульсами. При поступлении на ДПК 14 более че-Гырех одинаковых кодов считается, что этот код соответствует длительности информационного интервала и по импульсу ДПК 14 в БО 5 заносится код этого интервала со счетчика 2 и сбрасывается РП 4. Если отличие кодов, поступающих с БО 5 и сумматора 3 не превьшает определенного значения, то при поступлении очередного информационного импульса сбрасывает элемент И 7 и по его импульсу разрешается коррекция кода в БО 5, осуществляется сброс счетчика 8 и РП 4 и появляется сигнал на выходе устр-ва. Помеха может изменить информационный интервал. В-случае подавления информационного импульса на выходе устр-ва появится импульс блока сравнения 9, прошедший через блок задержки 10 и элемент ИЛИ 11. 4 ил. оз 00 (У1 ISD со о

на третий вход коммутатора 17 и черездд импульсов, интервалы между которыми

элемент ИЛИ 19 - йа второй вход регистра 18- памяфи. В этом случае коммутатор 17 соединяет первый вход регистра 18 памяти с выходом регистра 16 сдвига, код с выхода которого записывается в регистр 18 памяти. Выход регистра 18 памяти является выходом блока 5 осреднения.

Таким образом, по сигналу, поступающему на третий вх.од блока 5 осреднения, производится вычисление и запоминание среднего арифметического от кода, поступающего на второй вход этого блока, и кода, хранящегося в регистре 18 памяти.

Детектор 14 повторяющихся кодов работает следующим образом. Сигнал с выхода формирователя 1 импульсов через первый вход детектора 14 повторя45

50

55

равны, приводящей к ошибочному определению длительности информационного интервала. Но при этом увеличивается время определения истинной длительно ти информационного интервала, которо может превзойти время малого изменения частоты принимаемого информацион ного сигнала. Время определения информационного интервала увеличивается вследствие уменьшения вероятности появления необходимого для срабатывания детектора 14 повторяющихся кодов возросшего количества одинаковых кодов интервалов, поступающих подряд

Устройство целесообразно использовать для предотвращения ошибок в телеметрическом сигнале, образованно вследствие циклического опроса трех преобразователей величины измеряемог

импульсов, интервалы между которыми

равны, приводящей к ошибочному определению длительности информационного интервала. Но при этом увеличивается время определения истинной длительности информационного интервала, которое может превзойти время малого изменения частоты принимаемого информационного сигнала. Время определения информационного интервала увеличивается вследствие уменьшения вероятности появления необходимого для срабатывания детектора 14 повторяющихся кодов возросшего количества одинаковых кодов интервалов, поступающих подряд.

Устройство целесообразно использовать для предотвращения ошибок в телеметрическом сигнале, образованном вследствие циклического опроса трех преобразователей величины измеряемого

параметра в частоту следования импульсов. При переключении преобразователей происходит скачкообразное изменение частоты телеметрического сигнала. При этом необходимо обеспечить минимальное время адаптации устройства к новому значеншо частоты телеметрического сигнала при заданной помехозащищенности этого сигнала. Эти условия применительно к данной телеметрической системе удовлетворяются устройством, детектор 14 повторяющихся кодов которой содержит три регистра памяти.

Формула изобретения

Устройство для предотвращения ошибок в принятой информации, содержарегистра памяти и вторым входом первого счетчика, выходы которого подключены к первым входам блока осреднения, вторым входам детектора повторяющихся кодов и первым входам сумматора, выходы которого подключены к первьм входам первого блока сравнения и вторым входам регистра памяти, выходы которого подключены к вторым входам сумматора и блока осреднения, вьстоды которого подключены к вторым входам первого блока сравнения и первым входам второго блока сравнения, вторые входы которого соединены с выходами второго счетчика а выход подключен к первым входам второго счетчика и блока задержки, выход которого через после10

щее первый элемент ИЛИ,последователь- 20 довательно соединенные первый и втонс соединенные формирователь импульсов и элемент И, последовательно соединенные генератор тактовых импульсов и первый счетчик, отличающееся тем; что, с целью повыше- 25 ния точности предотвращения ошибок, введены сумматор, регистр памяти, блок осреднения, первый и второй блоки сравнения, второй счетчик, блок

задержки, второй элемент ИЛИ и детек-39 счетчика и блока осреднения, четвер- тор повторяющихся кодов, первый вход тый вход которого соединен с выходом которого соединен с выходом формиро- детектора повторяющихся кодов и вто- вателя импульсов, с первым входом рым входом второго элемента ИЛИ.

рой элементы ИЛИ подключен к третьему входу регистра памяти, выход генератора тактовых импульсов подключен к второму входу второго счетчика, выход первого блока сравнения подключен к второму входу элемента И, выход которого подключен к вторым входам блока задержки и первого элемента ИЛИ и к третьим входам второго

регистра памяти и вторым входом первого счетчика, выходы которого подключены к первым входам блока осреднения, вторым входам детектора повторяющихся кодов и первым входам сумматора, выходы которого подключены к первьм входам первого блока сравнения и вторым входам регистра памяти, выходы которого подключены к вторым входам сумматора и блока осреднения, вьстоды которого подключены к вторым входам первого блока сравнения и первым входам второго блока сравнения, вторые входы которого соединены с выходами второго счетчика а выход подключен к первым входам второго счетчика и блока задержки, выход которого через после10

20 довательно соединенные первый и втосчетчика и блока осреднения, четвер- тый вход которого соединен с выходом детектора повторяющихся кодов и вто- рым входом второго элемента ИЛИ.

рой элементы ИЛИ подключен к третьему входу регистра памяти, выход генератора тактовых импульсов подключен к второму входу второго счетчика, выход первого блока сравнения подключен к второму входу элемента И, выход которого подключен к вторым входам блока задержки и первого элемента ИЛИ и к третьим входам второго

Фиг. 2