Калибратор переменного напряжения Советский патент 1988 года по МПК G05F1/40 

оо

СХ)

а со

со

Изобретение относится к вторичным источникам питания радиоаппаратуры. Целью изобретения является повышение точности и увеличения дискретности установки уровня выходного напряжения. Поставленная цель достигается тем, что в устройство вводят синхронный детектор 10 совместно с определителем 11 полярности, составляющие обратный преобразователь переменного напряжения в постоянное, а также последовательно соединенные счетчик 7 импульсов, узел 8 сравнения кодов, сумматор 9, реализуюгцие совместно с преобразователем 6 кода во временной интервал многотактовое формирование управляющего сигнала. Входной код представляется в виде целой части, поступакнцей на вход узла 8 сравнения кодов. Количество тактов усреднения задается емкостью счетчика 7 импульсов. 2 ил. с б (Л с

Фиг./

11

Изобретение относится к электротехнике и может быть использовано при построении высокоточных источников переменного напряжения для информационно-измерительных систем.

Цель изобретения - повьшение точности и дискретности установки выходного уровня.

На фиг.1 представлена структурная схема калибратора переменного напряжения; на - функциональная схема синхронного детектора.

Калибратор переменного напряжения содержит последовательно включенные источник 1 опорного напряжения, ключ 2, интегратор 3, аналоговый запоминающий узел 4, управляемый генератор 5, подключенный к выходному выводу, а также преобразователь 6 кода в интервал времени, подключенный к входу управления ключа 2, а также последовательно подключенньй к выходу преобразователя 6 кода в интервал времени счетчик 7 импульсов, узел 8 сравнения кодов и сумматор 9, выходом подключенный к входу преобразователя 6 кода в интервал времени, а вторым входом соединенный с выводом для подключения источника управляющего сигнала, при этом вывод для подключения дополнительного источника управляющего сигнала подключен к второму входу узла 8 сравнения кодов, а выход импульсов выборки счетчика 7 импульсов соединен с входом управле ния аналогового запоминающего узла 4 а также включенный между выходом устройства и вторым входом интегратора 3 синхронный детектор 10 я определитель 11 полярности, подключенный к выходу аналогового запоминающего узла 4 и к входу управления синхронного детектора 10.

Сумматор 9, счетчик 7 импульсов и узел 8 сравнения кодов могут быть выполнены по любым известным схемам на основе аналогичных по функциональному назначению логических элементов типа 155ИМЗ, 155ИЕ7 и 134СП2 соответственно. Выходной сигнал угла сравнения кодов соответствует уровню логической единицы, если код на выхода счетчика 7 импульсов не превышает управляющий код Y с источника дополнительного управляющего сигнала Сумматор 9 используется для суммирования входного управляющего кода X с источником управляющего сигнала с

.-

10

25

35

40

логическим сигналом на выходе узла 8 сравнения кодов. Сигнал выборки ТЗ на аналоговый запоминающий узел 4 формируется по сигналу выборки с выходу счетчика 7 импульсов один раз за цикл работы устройства, длительность которого определяется емкоствю счетчика 7 импульсов.

Синхронный детектор 10 (фиг.2) состоит из весового резистора 12 и ключей 13 и 14, управляемых сигналами с выхода логической схемы синхронного детектора, состоящей из двух

15 компараторов 15 и 16, двух одновиб- раторов 17 и 18, триггера 19, элемента 2И-ИЛИ 20 и инвертора 21. Компараторы 15 и 16 и соответственно од- новибраторы 17 и 18 предназначены

20 для формирования переднего и заднего фронтов импульсов управления ключами, фазовое соотношение между сигналами переменного направления и управления ключами, поступающими на элемент 2И-ИЛИ 20 задается с определителя 11 полярности. Ключи 13 и 14 управляются про гивофазно, тогда при под-- ключении выхода синхронного детектора к токовому входу интегратора 3 обеспечивается постоянное входное сопротивление синхронного детектора. Взаимная настройка компараторов 15 и 16 позволяет уменьшить погрешности синхронного детектора 10 от влияния шумов при малых уровнях сигналов.

Определитель 11 полярности может быть выполнен на основе интегрального компаратора типа 521 САЗА. В качестве компараторов 15 и 16 синхронного детектора необходимо использовать более быстродействующие компараторы типа 521СА4..

30

Компаратор работает циклически. Циклы задаются импульсами выборки на аналоговый запоминающий узел 4. В течение цикла на интеграторе 3 происходит сравнение вольт-секундных площадей сигнала от источника 1 опорного напряжения, поступающего на вход интегратора 3 через ключ 2, и сигнала обратной связи, поступающего с выхода устройства через синхронный детектор 10. Образованный таким образом сигнал некомпенсации накапливается на интеграторе 3 в течение ряда последовательных циклов, количество которых зависит от параметров настройки устройстза.

запоминается аналоговым запоминающим узлом 4 по сигналам выборки ТЗ и служит управляющим сигналом для управляемого генератора 5.

Интервал времени Т1, управляющий ключами 2, формируется преобразователем 6 кода в интервал времени один раз за такт работы устройства Т2, составляющий га периодов переменного напряжения Т (в предлагаемом и известном калибраторах ), и задается входным управляющим кодом X, при этом максимальное значение ,цакс должно превышать тТ

.

Импульс выборки ТЗ формируется один раз в d тактов по сигналу выбор-2Q ки счетчика 7 импульсов, для которого входным счетным сигналом являются тактовые импульсы с выхода преобразователя 6 кода в интервал времени, а также могут использоваться сами 25 импульсы И1.

Входной управляющий код N можно представить в виде цел ой части X, соответствующей старшим разрядам кода, и дробной части У, представленной Q младшими разрядами кода

N Х-+ Y/d,

где Y/d - весовое значение младших

разрядов кода. Можно записать тождество

N

(X+1)Y + X(d-Y) X

X+Y/d,(3)

которое указывает на способ реализации приведенного смешанного представления чисел в данном устройстве. Требуемое значение управляющего воздейс- твия, соответствующее коду N, может быть получено при усреднении за d тактов последовательности, состоящей из управляющих сигналов определяемых кодами X и (Х+1), в течение (d-Y) и Y тактов соответственно.

В данном устройстве целая часть входного кода N поступает на вход сумматора 9, реализующего операцию приращения кода (Х+1) в зависимости от значения кода на втором его входе О или 1, которьй задается сигналом с выхода узла 8 сравнения кодов. На входы узла 8 сравнения кодов пос

,

д

15

тупают код дробной части Y,и текущий код с выхода счетчика 7 импульсов

NcrСигнал логической едииицы формируется при условии

NCT Y.

Допустим, , тогда в исходном состоянии при 0 на выходе узла В сравнения формируется сигнал Лог.1, и на вход преобразователя кода в интервал времени поступает код СХ+1), которьй преобразуется в интервал времени

Т(Х+1)(Х+1) Т

(4)

где Тд - период тактовой частоты.

При достижении кода N, Y на выходе сумматора 9 устанавливается сигнал Лог.О и в течение последующих (d-Y) тактов формируется интервал времени Т XT, .

При усреднении за d тактов получаем среднее значение интервала времени

Т1ср

Т(Х+1)Т + (TX(d-Y)

(2)

- т (X+1)Y + X(d-Y) „ 1 (5)

Воспользовавшись введенным опреде- лением Т1со и соответствующим значением цикла работы устройства Тц dT dmT(.., можно формально описать итерационный процесс установления выходного напряжения калибратора.

По истечении п циклов после изменения управляющего кода N и соответственно T1j.p среднее значение выходного переменного напряжения калибратора равно

EoTlcp К,С

K.KS И Q и

i-

ср. о

Q(6)

где Е,

К,К,

R,,C

-напряжение опорного источника;

-коэффициенты передачи аналогового запоминающего узла 4 и управляемого генератора 5;

-параметры времязадающих элементов интегратора

3 по входу источника опорного напряжения;

51386973

Uji . - исходное значение выходного напряжения калибратора, h

Рассматривая

,j-i

как сумму

л п

j

членов геометрической прогрессии с п членами и знаменателем

Q 1 --| |-- - (7)

де 3 - коэффициент преобразования синхронного детектора 10; R - сопротивление весового

резистора 12 интегратора 3 по входу синхронного детектора 10,

можно упростить выражение (6)

ЕоТ1с Ra

- -

(1-Q) +

(8)

Для обеспечения сходимости итерационного процесса устанавливается :(Q 1, тогда установившееся значе- ;ние выходного напряжения калибратора лосле 00 циклов равно

IlcL

Б R,

30

рТц

NTo. R2 рТц 17

я поддержания постоянного значе- 35

(9)

25

ния U|,p в диапазоне частот необходим поддерживать постоянное значение отношения Т1ср /Тц или Тд/Тц, что вызывает необходимость слежения за частотой переменного напряжения 1/1,.. В случае построения управляемого генератора -5 на основе цифрового генератора, осуществляющего кратное преобразование опорной частоты, проблема решается просто, так как для управляемого генератора 5 и преобразователя 6 кода в интервал времени может быть использован общий задающий генератор.

Тогда выражение (9) приобретает вид

N

о ftdmNc

R7

RT

(10)

N

- кратность формирования вы ходного сигнала управляемого генератора 5 по частоте ().

Благодаря предлагаемому алгоритму функционирования устройства дискретность преобразователя 6 кода в интервал времени в всего канала формирования опорного сигнала может быть уменьшена в d раз, что позволит расширить диапазон рабочих частот и уве-т личить линейность формирования опорного сигнала. Усреднение сигналов опорного и обратной связи позволяет уменьшить Б -jd раз влияние случайных погрешностей формирования указанных сигналов.

5

0

0

5

В зависимости от знака Q переходной процесс установления выходного напряжения может быть колебательным () или монотонным (). При больших изменениях выходного сигнала напряжение на интеграторе 3, а следовательно, и на выходе аналого- jBoro запоминающего узла 4 может изменять знак. В этом случае для дос- 5 тижения абсолютной устойчивости калибратора необходимо обеспечить нечетность совместной характеристики . преобразования блоков, стоящих между выходом и входом интегратора 3, в данном случае аналогового запоминающего узла 4, управляемого генератора 5 и синхронного детектора 10. По крайней мере последние два блока могут иметь характеристики, нечувствительные к полярности и фазе входного напряжения, т.е. имеют свойство реагировать только на модуль входного напряжения. Необходимое преобразование Совместной характеристики блпков реализует определитель 11 полярности совместно с логической схемой синхронного детектора 10, состояп1ей из элемента 2И-И1ПИ 20 и инвертора 21 . Полярность выходного сигнала синхронного детектора 10 соответствует полярности напряжения на выходе аналогового запоминающего узла 4.

0

45

50

55

Формула изобретения

Калибратор переменного напряжения, содержащий последовательно включенные источник опорного напряжения, ключ, интегратор, аналоговый запоминающий узел и управляемый генератор, выход которого соединен с выходным выводом, а также преобразователь кода во временной интервал, выход которого подключен к входу

/Г 8bi;fody yc/77poucfnSa

г

15

17

гл

к блоку п

Редактор А.Козориз

Ц} и г. 2

Составитель С.Чернышева

Техред М.Ходанич Корректор Н.Король

fz

/ локуз

го

2Г