Устройство для выборки информации из блока памяти Советский патент 1988 года по МПК G09C1/00 G11C11/00 

ff

со оо

о

00

со

Изобретение относится к вычислиельной технике, в частности к запо инающим устройствам, и может быть рименено для управления поиском и - ызовом информации, соответствующей акой-либо предметной области, из лока памяти.

Целью изобретения является повышение быстродействия устройства. tO

На фиг. 1 представлена функциональная схема предлагаемого устройства} на фиг. 2 и 3 - функциональные Схемы наиболее предпочтительных вариантов выполнения соответственно селектора 15 адреса и блока памяти числа вызовов; на фиг, 4 - временные диаграммы, пояс:г няющие работу устройства.

Устройство содержит (фиг. 1) блок 1 памяти базовых адресов, блок 2 па- 20 мяти данных, блок 3 памяти числ& вызовов данных, реверсивный счетчик 4, дешифратор 5 числа вызовов, элемент И 6, элемент НЕ 7, регистр 8 базовых адресов, сумматор 9 по модулю два, 25 элемент Ш1И 10, элементы 11-14 задержки с первого по четвертьй и селектор- 15 адреса.

Блок 1 памяти базовых адресов выполнен в виде блока постоянной па- 30 мяти. Блок 2 памяти данных выполнен в виде блока оперативной памяти. Селектор 15 адреса содержит (фиг. 2) первую 16, 17, вторую 18, 19 и третью 20, 21 группы элементов И, триг- 35 геры 22-24, группу элементов ИЛИ 25- 27, первый 28, второй 29 и третий 30 элементы ИЛИ и элементы 31-33 за- деряски.

Блок 3 памяти числа вызовов дан- 40 ных (фиг. 3) содержит первую 34-36 и вторую 37-39 группы элементов И, регистры 40-42 и группу элементов ИЛИ 43.

На фиг. 1-3 показаны входы 44-46 145 вызова данных и вход 47 повторного вызова данных устройства, выходы 48- 56 с первого по девятый селектора 15 адреса, информационные входы 57, ин- формационные выходы 58 блока 3 памя- л ти числа вызовов данных и информационные выходы 59 устройства.

На фиг. 4 приведены временные диаграммы сигналов 60 вызова на входах 44-46, сигналов 61 на выходе 50 се- се лектора 15 адреса, сигналов 62 на нулевом выходе триггера 22, сигналов 63 на выходе элемента 31 задержки, сигналов 64 на единичном выходе триггера 22, сигналов 65 на выходах 48 и 53 селектора 15 адреса, сигналов 66 на выходе элемента 31 задержки, сигналов 67 на выходе элемента 12 задержки, сигналов 68 на выходе элемента 13 задержки, сигналов 69 на выходе 49 селектора 15 адреса, задержанных сигналов 70 на выходе элемента 12 задержки и. с игналов 71 на выходе элемента 13 задержки./

Устройство работает следующим образом.

Справки и друга$ оперативная информация о всех предметных odлacтяx заранее записьшаются в блок 2- (цепи записи указанной информации блока 2, а также цепи установки всех узлов и блоков устройства в исходное сос- Iтряние не показаны для упрощения функциональной схемы устройства).

Мнемонические названия соответствующих предметных областей нанесены на соответствующие клавиши (не показаны), подключенные к входам 44-46, число которых определяется числом предметных областей, данные в кото- рых записаны в блоке 2. Нажатие любой из клавиш вызывает появление на соответствующем входе 44-46 сигнала вызова информации, например, справки.

Допустим, например, что сигнал вызова появляется на входе 44, откуда он поступает на импульсные входы элементов И 16 и 17 (фиг. 2). Однако открыт по второму (потенциальному) входу только один элемент И 16, поскольку он соединен с выходом триггера 22 находящегося в исходном (нулевом) состоянии, а элемент И 17 закрыт низким потенциалом с. .единичного выхода триггера 22.

Пройщя элемент И 16, импульс вызова, через элементы ИЛИ 26 и 27 поступает на входы сброса триггеров 23 и 24, лодтверждая их нулевое состояние, через элемент ИЛИ 29 он поступает на выход 50, после задержки на элементе 31 он поступает на вход триггера 22, устанавлив.ая его в единичное состояние, и импульс вызова вьщается на выход 51 и через эле- , мент/ШШ 30 на выход 48 (фиг. 4, i сигнал 65).

Импульс вызова с выхода 50 поступает на синхронизирукядие входы элементов И 34-36 (фиг. 3) и регистров 40-42 блока 3. Однако, поскольку эле

3

менты 34-36 закрыты низкими потенциалами с единичных выходов триггеров 22-24 (выходы 54-56), то поступление синхроимпульса на вход 50 не оказыва ет никакого воздействия на состояние регистров 40-42.

Йосле задержки импульса вызова на элементе 31 на время, определяемое временем срабатывания регистров 40- 42 (фиг. 4, сигнал 63), он поступает на вход триггера 22, устанавливая его в единичное состояние, при котором высоким потенциалом.открывается элемент И 17 и низким потенциалом закрывается элемент И 16. Кроме того высокий потенциал с выхода триггера выдается на выход 54, откуда он постпает на соответствующие входы элементов И 36 и 39 блока 3 и открывает их по одному входу.

Кроме того, этот же импульс с выхода 48 (фиг. 4, сигнал 65) поступает на вход счетчика 4 и на входы соответствующих элементов И 39, подключающих выходы регистра 41 через элементы ИЛИ 43 к входам счетчика 4. Однако, поскольку в исходном состоянии все регистры обнулены, то в счетчик 4 заносится нулевая информация. С выхода 51 (фиг. 4, сигнал 63) этот же импульс поступает на вход фиксированной ячейки блока 1, где записан базовый адрес массива данных вызываемой справки. Этот адрес с выхода блока 1 парафазным кодом заносится в регистр 8 по синхросигналу с выхода элемента 11 задержки (фиг. 4, сиг- . нал 66), который, пройдя элемент ИЛИ 10, поступает на вход элемента 12 задержки, где задерживается на время установки кода в регистре 8.

С выхода регистра 8 и счетчика 4, в котором в данньй момент времени одни нули, их содержимое поступает на входы сумматора 9, где по синхросигналу с выхода элемента 12 задержки (фиг. 4, сигнал -67) формируется адрес, поступающий на адресный вход блока 2, на вход чтения которого поступает сигнал с выхода элемента 13 задержки, задерживающий синхроимпуль на время переходных процессов в сумматоре 9.

В результате на выход 59 устройства выдается содержимое соответствующей ячейки блока 2 в виде справки по соответствующей предметной облас

0

5

Q о

5

0

5

0

5

ти, а сам импульс считывания поступает на суммирующий вход счетчика 4 и увеличивает его содержимое на единицу.

Кроме того, этот же импульс после задержки на элементе 14 на время считывания данных из блока 2 поступает на вход сумматора 9 и устанавливает его в исходное состояние.

Если пользователю понадобилась следующая справка из этой же предметной области, то он нажимает ту же клавишу еще раз. На входе 44 (фиг.4, сигнал 60) вновь появляется импульс вызова данных, поступающий на входы элементов И 16 и 17.

Однако теперь импульс вызова проходит через открытый элемент И 17 и через элемент ИЛИ 28 проходит на выход 49 селектора, откуда сразу через элемент ИЛИ 10 поступает на вход элемента 12 задержки и далее на синхронизирующий вход сумматора 9, в котором к содержимому базового адреса добавляется содержимое счетчика 4, увеличивая тем самым на единицу очередной адрес считывания, и далее читаются данные из блока 2 аналогич- но описанному.

Описанный процесс вызова справочной информации по данной предметной области продолжается аналогичным образом до тех пор, пока пользователь нажимает одну и ту же клавишу.

При необходимости возврата к вызову только что просмотренной справки пользователь нажимает клавишу Возврат (не показана), в результате чего на входе 47 появляется импульс, поступающий на вход элемента И 6, на

другой вход которого поступает высокий потенциал с выхода элемента НЕ 7, подключенного к выходу дешифратора 5.

Дешифратор 5 вьщает на свой выход высокий потенциал только в том случае, если содержимое счетчика 4 равно нулю.

Так как рассматривается случай возврата к ранее просмотренной справке то в счетчике 4 уже зафиксировано число просмотренных справок. Б результате этого на выходе дешифратора 5 низкий потенциал, а на выходе элемента НЕ 7 высокий.

В результате импульс с входа 47, пройдя элемент И 6, поступает на вычитающий вход счетчика, уменьшая его содержимое на единицу, и через элемент 12 задержки - на вход сумматора, обеспечивая формирование адреса на входе блока 2.

Импульсом с вькода элемента 13 за- держки по адресу, определяемому кодом в сумматоре 9, считывается содержимое соответствующей ячейки блока 2, а затем импульсом с выхода элемента 14 задержки сумматор 9 сбрасы- вается в исходное состояние.

Повторное нажатие клавиши Возврат вызывает., просмотр содержимого справок в обратном листании до тех пор, пока содержимое счетчика 4 не становится равным нулю. Этот момент фиксируется дешифратором 5 вьщачей высокого потенциала, который после инвертирования элементом НЕ 7 блокирует элемент И 6.

Необходимость просмотра другой предметной области ведет к появлению сигнала на другом входе селектора 15 например на входе 45. Импульс с вхо,- да 45 проходит открытый в исходном состоянии элемент И 18 и через элемент ИЛИ 29 поступает на выход 50, откуда поступает на входы элементов 34-36. Поскольку открыты потен- aflaлoм с выхода триггера 22 только элементы И 36, импульс с выхода 50 переписывает содержимое счетчика в регистр 41, а импульсом с выхода элемента 32 задержки и элемента ИЛИ 30 череэ выход 48 содержимое регистра 40 через элемент И 38 и элемент ИЛИ 43 переписывается в счетчик 4.

Таким образом, после просмотра необходимого количества справок при возвращении к просмотру какой-либо предметной области нет необходимости в повторном поиске (листании) справок, начиная с первой. Нажатие клавиши с выбранной предметной областью сразу же вызывает последнюю просмотренную ранее справку, что особенно удобно при сравнительном анализе данных по одной и той же предметной области, и позволяет существенно повысить быстродействие устройства, исключив повторньй поиск интересующей информации.

Формула изобретен и-я

Устройство для выборки информации из блока памяти, содержащее блок памяти базовых адресов, регистр базово

с 0

5 д

0

5

5

го адреса, элемент ИЛИ, блок памяти данных, с первого по третий элементы задержки, реверсивный счетчик и селектор адреса, входы которого являются входами вызова данных устройства, причем первый и второй выходы селектора адреса подключены соответственно к входу первого элемента задержки и к первому входу элемента ИЛИ, второй вход которого соединен с выходом первого элемента задержки и входом синхронизации регистра базовых адресов, выход элемента ИЛИ подключен к входу второго элемента, задержки, вькод которого соединен с входом третьего элемента задержки, выход которого подключен к входу сложения реверсивного счетчика и входу чтения блока памяти данных, выходы которого являются информационными выходами устройства, отличающееся тем, что, с целью повьшения быстродействия устройства, в него введены блок памяти числа вызовов данных, сумматор по модулю два, дешифратор числа вывозов, элемент И, элемент НЕ и четвертый элемент задержки, вход и выход которого соединены соответственно с выходом третьего элемента задержки и с входом установки сумматора по модулю два, одни из информационных входов которого подключены к выходам регистра базовых адресов, а другие информационные входы сумматора по модулю два - к выходам реверсивного счетчика, информационным входам блока памяти числа вызовов и информационным входам дешифратора числа вызовов, выход которого соединен с входом элемента НЕ, выход которого подключен к первому входу элемента И, выход которого соединен с входом вычитания реверсивного счетчика, информационные входы которого соединены с выходами блока памяти числа вызовов, первый вход синхронизации которого подмлючен к третьему выходу селектора адреса, выходы с четвертого по шестой которого соединены с адресными входами блока памяти базовых адресов, выходы которого подключены к информационным входам регистра базовьж адресов, выходы с се цьмого по девятьш соединены с адресными входами блока памяти числа вызовов, второй вход синхронизации которого подключен к первому выходу селектора адреса и входу синхронизации реверсивного счетчика, второй ,врата к вызову ранее просмотренных вход элемента И является входом воз- данных устройства.

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть применено для управления поиском и вызовом информации, соответствующей какой-либо предметной области, из блока памяти. Целью изобретения является повьшение быстродействия устройства. Устройство содержит блок 1 памяти базовых адресов, например, блок постоянной памяти, блок 2 памяти данных, выполненный -в виде блок оперативной; памяти, блок 3 памяти числа вызовов, реверсивный счетчик 4, дешифратор 5 числа вызовов, элемент И 6, вход 47 которого является входом повторного вызова данных, элемент НЕ 7, регистр 8 базовых адресов, сумматор 9 по модулю два, элемент ИЛИ 10, элементы задержки 11 - 14 и селектор 15 адреса, входы 44-46 которого являются входами вызова данных, записанных в блоке 2 памяти, выходы 59 которого являются информационными вьпсодами устройства. Поставленная цель достигается путем запоминания адреса последней просмотренной справки по каждой предметной области, записанной в блоке 2, и исключения необходимости ее повторного поиска. 4 ил. о & (Л

Фиг.г

etkfita

ЛМк«4|