Устройство для формирования четвертично-кодированных последовательностей Советский патент 1988 года по МПК H03M7/06 

Изобретение относится к радиотехнике, электросвязи и может применяться в системах передачи информации, синхронизации, где требуется.исполь- зование сигналов с высокими корреля- Ционными свойствами.

Целью изобретения является повы- ение помехоустойчивости устройства за счет улучшения взаимокорреляцион- ::1ых свойств формируемых четвертично- кодированных последовательностей при сохранении их автокорреляционных гвойств.

I На чертеже показана функциональ- ая схема предлагаемого устройства, i Устройство содержит генератор 1 тактовых импульсов,триггер 2, эле- keHT ИЛИ-НЕ 3, первьй и второй счет- ики 4 и 5, первый и второй регистры |6 и 7, третий сумматор 8 по модулю два, первый и второй арифметические Блоки 9 и 10, каждый из которых выполнен на сумматорах I1 по модулю ва, элементах И 12 и сумматоре 13 10 модулю два, второй и первый элементы И 14 и 15, первый и второй сум- аторы 16 и 17 по модулю два и модулятор 18,

Устройство работает следующим об- разом.

По сигналу Запуск триггер 4 переходит в единичное состояние, при этом на выходе элемента ИЛИ-НЕ 3 образуется перепад уровня напряжения с единичного на нулевое, что обепечивает установку нулевого уровня на входе установки в нулевое состояние-счетчиков 4 и 5, запись в регист ры 6 и 7 входных кодов и включение модулятора 18. Так как нулевой потенциал на входе R счетчиков 4 и 5 является одновременно разрешающим счет, то с приходом очередного тактового и пульса от генератйра 1 состояния счечиков 4 и 5 меняются. Через 2 тактов на последнем п-м выходе счетчика 5 появляется единичный потенциал, который возвращает- в нулевое состояние триггер 2, при этом нулевое состояние на выходе элемента ШШ-НЕ 3 не исчезает, так как единичное состояние последнего разряда счетчика 5 теперь будет на другом входе элемента ИЛИ-НЕ 3 еще ровно 2 Чактов В момент возврата последнего разряда счетчика 2 в нулевое состояние на выходах элемента ИЛИ--НЕ 3 нулевые

п

о -

0

состояния, что соответствует вогтрату устройства в исходное состояние,.

Знак для слагаемых, каждое и;| которых является некоторой последовательностью из 2 элементов, объясняет назначение сумматора 13 по модулю два в блоке. 10, на выходе которого должен быть сформирован заданньш D- код. Каждое слагаемое на входах сумматора 13 блока 10 является результатом логического умножения двух кодовых последовательностей, откуда следует необходимость включения на входах сумматора 13 блока 10 элементов И 12. Одной из входных кодовых последовательностей i-ro элемента И 1.2 ( ,2,.,.. ,п) является последовательность, которая формируется на 1--м выходе счетчика 5, когда он находится в динамическом состоянии. Поэтому первый вход i-ro элемента И 12 соединен непосредственно с i-м разрядом счетчика 5. Другой входной кодовой последовательностью, поступающей на вход i-ro элемента И 12, является последовательность, формируемая на (i-l)-M, предьщутцем, разряде счетчика 5, предварительно просуммированная по модулю два с i-м разрядом двоичного инверсного п-разрядного представления номера формируемой последовательности. Следовательно,, на втором входе i-ro элемента И 12 необходимо включение сумматора 11 по модулю два, на первый вход которого поступает последовательность с выхода (i-l)-ro разряда счетчика 5, а на второй вход - значение п-го разряда регистра 7. Состояния элементов памяти регистра 7 в динамическом режиме работы счетчика 5 остаются неизменными, даже если на информационных входах регистра 7 в это время состояния меняются. Смена состояний выходов регистра 7 возможна лшнь при, очередном запуске устройства.

Счетчик 4, регистр 6, элементы И 12 и сумматоры 11 и 13 блока 9 работают аналогичным образом, на выходе сумматора 13 по модулю два формируется D-код длиной , номер которого задается состоянием регистра 6, повторяющийся 2 раз при однократном запуске устройства.Обрзначим этот код D. в отличие от кода, формируемо- го на выходе сумматора 13 блока 10, который обозначим В . На выходе сумматора 13 блока 9 первые 2 так ::ов

наблюдается последовательность БГ, а cлeдv oщиe 2 тактов последовательность D; , отличающаяся от последовательности D; инвертированными чет1а1- ми символами. Таким образом, на третий вход сумматора 17 по модулю два поочередно поступают последовательности D и D. , а на первый - вход по1 I rt/

следовательность В- . Пусть на ()-M выходе регистра 6 установлен О, тогда первые 2 тактов работы генератора 1 на выходе п-го разряда счетчика 5 нулевое состояние и, следовательно, нулевое состояние на,выходе сумматора 15 и на выходе элемента И 15. В соответствии с логикой работы модулятора 18, которая может быть описана следующим образом:

если если и„„ если

если и.

Ь: :П

если если Uun.l

о г

и ё связи с тем, что частота следования импульсов управления в два раза больше частоты следования информационных импульсов, на выходе модулятора 18 формируется код, у которого значения символов попарно равны, т.е. ,. Следующие 2 тактов работы генератора . 1 на выходе последнего разряда счетчика 5 единичный потенциал, поэтому импульсы генератора 1 через элемент И 15 поступают на второй вход сумматора 17 по модулю два, на выходе которого формируется .последовательность с инвертированными четными символами относительно нечетных символов. Если на (k+l)-M выходе регистра 6 установлена единица, то описанная процедура повторяется за исключением того, что первые 2 тактов работы генератора 1 на втором входе сумматора 17 находится после- доват|льность импульсов генер.атора 1.

,

Основные свойства формируемых последовательностей: апериодические функции автокорреляции каждой из последовательностей не содержат боковых выбросов; апериодические функции взаимной корреляции последовательностей имеют максимальный всплеск, не превьшающий по абсолютной величине 0,25 от величины центрального пика функции автокорреляции; объем полученной системы сигналов равен .

, ,

g

20

25

JQ. .

35

40

45

„

Формула изобретения

Устройство для формирования чет- вертично-кодированных последовательностей, содержащее reHepatop тактовых импульсов, выход которого соединен с тактовыми входами триггера и первого счетчика, вход установки в 1 триггера является управляющим входом устройства, выход триггера соединен с первым входом элемента ИЛИ-НЕ, выход которого соединен с входом установки в О первого счетчика, тактовым входом первого регистра и первым управляющим входом модулятора, информационные входы первого регистра и выход модулятора являются соответственно первыми информационными входами и выходом устройства, выходы всех разрядов первого регистра, кроме последнего разряда, и выходы всех разрядов первого счетчика соединены соответственно с соответствующими первыми и вторыми входами первого арифметического блока, второй вход элемента ИЛИ-НЕ соединен с входом установки в О триггера, отличающееся тем, что, с целью повьщ1ения помехоустойчивости устройства, в него введены второй счетчик, второй регистр, второй арифметический бдок, элементы И и сумматоры, вход установки в О и тактовый вход второго счетчика подключены соответственно к выходу элемента ИЛИ- НЕ и выходу последнего разряда первого счетчика, тактовый и информационные входы второго регистра соответственно подключены к выходу элемента ИЛИ- НЕ и являются вторыми информационными входами устройства, выходы разрядов второго регистра и выходы разрядов второго счетчика соединены соответственно с соответствующими первыми и вторыми входами второго арифметического блока, выходы первого и второго арифметических блоков соединены с первыми входами соответственно первого и второго сумматоров, выход последнего разряда первого регистра соединен с первым входом третьего сумматора, второй вход которого объединен с вторым входом элемента ИЛИ-НЕ и подключен к вьпсоду последнего разряда второго счетчика, ькод третьего сумматора соединен ic первым входом первого элемента И, втодой вход которого объединен с вторым управляющим входом модулятора и

1388994.

5 6

по1д14л1бчен к выходу генератора такто-йены с вторыми входами соответственвь|х импульсов, первый и второй входыно второго и первого сумматоров, выBTJoporo элемента И подключены к вы-ход первого сумматора соединен с- трехЬ ам первых разрядов соответственно тьим входом второго сумматора, выход

пфвого и второго счетчиков, выходыкоторого соединен с информационным

первого и второго элементов И соеди-входом модулятора.

Изобретение относится к радио- ; технике, электрсусвязи и может применяться в системах передачи информаiJ ции, синхронизации, где требуется использование сигналов с высокими корреляционными свойствами. Изобретение позволяет повысить помехоустойчивость устройства за счет улучшения автокорреляционных свойств формируемых четвертично-кодированных последовательностей при сохранении их автокорреляционных свойств. Устройство для формирования четвертично-кодированных последовательностей содержит генератор 1 тактовых импульсов, триггер 2, элемент ИПИ-НЕ 3, счетчики 4 и 5, регистры 6 и 7, Сумматоры 8, 11, 13, i 6 и 17 по модулю два, арифметические блоки 9 и 10, элементы И 12, 14 и 15 и модулятор 18. 1 ил. (Л