Устройство для перебора сочетаний Советский патент 1988 года по МПК G06F15/20 

fejff - У ffсо

со

vj

СО U

п

то

Изобретение относится к вычислительной технике и может быть использовано для построения специализированных вычислительных устройств, предназначенных, например, для автоматизированного решения задач конструирования радиоэлектронной и выг числительной аппаратуры.

Целью изобретения является повышение быстродействия.

На чертеже приведена структурная схема устройства для п 6.

Устройство содержит группу триггеров 1-6, группу элементов ИЛИ 7-10 группы триггеров 11-16 и 17-22, груп пы элементов И 23-27, 28-33 и 34-38, группу элементов ИЛИ 39-42, группу элементов РАВНОЗНАЧНОСТЬ 43-47, группу мажоритарных элементов 48-51, эле мент 52 задержки, ключ 53, элемент 54 задержки, элемент ИЛИ,55, группу элементов И 56-61, элемент И 62, так товый вход 63, вход 64 запуска, груп пу информацийнных выходов 65-70 и выход 71 признака окончания работы устройства.

Устройство работает следующим образом.

Перед началом работы триггеры 1-6 и 17-22 по входам R устанавливаются в нулевое состояние, а затем пп входам S2 в триггеры 1 - 3 записываются единицы.

При нажатии кнопки Пуск с входа 64 единичный потенциал поступает через элемент ИЛИ 55 на прямые динамические входы синхронизации триггеров 11-16 и 17-22, разрешая перезапись единиц в триггеры 11 - 13 и 17 - 19 и через элемент 52 задержки на вход ключа. Длительность задержки элемента 52 определяется временем процесса перезаписи информации из первого регистра триггеров во второй и третий. Положительный порог, пройдя элемент 52 задержки и поступив на ключ 53, открьшает его, способствуя прохождению тактовых импульсов с входа 63 че- рез ключ на входы всех элементов И 23-27. Нулевой потенциал на инверсном выходе триггера 17 закрьгаает все последующие элементы И 24-27, поэтому импульс появляется только на выходе элемента И 23. Пройдя по цепи элементов ШШ 39-42, импульс поступает на входы всех элементов РАВНОЗНАЧНОСТЬ 43-47. Так как только триггеры 11-13 находятся в единичном со

стоянии, импульсы появляются на выходах элементов РАВНОЗНАЧНОСТЬ 43-45, оставляя открытыми элементы И 29-33 и 34-38, а нулевой потенциал с выхода элемента РАВНОЗНАЧНОСТЬ 46 закрывает все последующие элементы И 32-33 и 37-38. С выходов элементов И 28 - 30 импульсы поступают на счетные прямые

Q динамические входы соответствующих триггеров 1-3, перебрасьшая их в нулевое состояние, и на входы всех мажоритарных элементов 48-51.

Так как единичный потенциал при15 сутствует на инверсных выходах триггеров 14-16, а элементы И 37 и 38 закрыты нулевым потенциалом с выхода элемента РАВНОЗНАЧНОСТЬ 46, то открытым остается только элемент И 36, 20 пройдя который, импульс проходит через элемент ИЛИ 10, поступает на вход установки единичного состояния триггера 4 и перебрасывает этот триггер в единичное состояние. На этом

25 заканчивается процесс формирования промежуточного состояния первого регистра и начинается процесс восстановления единиц Так как на каждый пятивходовой комбинационный мажори30 тарный элемент 48-51 поступает только три импульса,то импульсы появляются только на выходах мажоритарных элементов 50 и 51. Пройдя через соответствующие элементы ИЛИ 7 и 8,

35 эти импульсы поступают на входы S1 установки единичного состояния соответствующих триггеров 1 и 2 и переводят их в единичное состояние.

С выхода ключа 53 тактовый импульс

40 также поступает на элемент 54 задержки, который задерживает импульс на время, равное времени формирования очередного сочетания. Пройдя элемент 54 задержки, импульс поступает на

45 входы всех элементов И 56-61, открывая эти элементы, тем самым разрешая считывание очередной комбинации с информационных выходов 65-70 Одновременно с этим тактовый импульс, прой50 Дя. элемент ИЛИ 55 и поступив на входы синхронизации второго и третьего регистров, разрещает перезапись очередной полученной комбинации из первого операционного регистра во второй и

55 третий регистры памяти.

После формирования последнего сочетания 000111 в первом регистре формируется его промежуточное состояние 000000, при котором открьгиае тся злемент И 62 и на выходе 71 появляется единичный потенциал окончания процесса перебора сочетаний. Этим и завершается процесс перебора всех сочетаний из по .

Формула изобретения

динен с выходом m-ro элемента ИЛИ первой группы, единичный вход р-го триггера второй группы (р«пн-1,п) соединен с выходом р-го элемента И второй группы, второй вход q-ro элемента И первой группы (q 2, п - l) соединен с выходом ключа, второй вход первого элемента И первой группы сое-

Изобретение относится к вычислительной технике. Устройство предназначено для перебрра всех сочетаний из п элементов перебора по k и может быть использовано для построения специализированных вычислительных устройств, предназначенных для автоматизированного решения зддач конструирования радиоэлектронной аппаратуры. Цель изобретения - повышение быстродействия. Устройство содержит группу счетных одноступенчатых Т-триггеров 1-6, Группу элементов ИЛИ 7т10, группу одноступенчатых 0-триггеров 11-16, группу одноступенчатых D-триггеров 17-22, группу элементов И 23-27, группу элементов И 28-33, группу элементов И 34-38, группу элементов ИЛИ 39-42, группу элементов РАВНОЗНАЧНОСТЬ 43-47, группу мажоритарных элементов 48-5I, элемент задержки 52, ключ 53, элемент задержки 54, элемент ИЛИ 55, группу элементов И 56-61, элемент И 62, вход тактовых импульсов 63, вход запуска 64, группу информационных выходов 65-70, выход 71 призрака окончания перебора. 1 ил. (Л

Устройство для перебора сочетаний, ю динен с выходом первого элемента И

содержащее первую и вторую группы триггеров, четыре группы элементов И, первую группу элементов ИЛИ, два элемента задержки, элемент ИЛИ и клю причем вход запуска устройства соединен с первым входом элемента ИЛИ и входом первого элемента задержки, выход которого соединен с первым входом ключа, выход которого соединен с входом второго элемента,задержки, выход которого соединен с вторым входом элемента ИЛИ, выход которого соединен с входами синхронизации триггеров первой группы, прямой выход i-ro триггера которой (, п, п - количество элементов перебора) соединен с первым входом i-ro элементу И первой группы инверсный выход j-ro триггера (j 2,п) первой группы соединен с первым входом j-ro элемента И второй группы, выход первого элемента И первой ,группы соединен со счетным входом первого триггера второй группы, прямые выходы которого соединены с первыми входами элементов И третьей группы, вторые входы которых соединены с выходом второго элемента задержки, выходы элементов И третьей группы соединены с информационными с информационными выходами устройства, тактовый вход которого соединен с вторым входом ключа, выход к-го элемента И второй группы (,n - 2) соединен с первым входом к-го элемента ИЛИ первой группы, о т личающееся тем, что, с целью повьшения быстродействия, устройство содержит вторую группу элементов ИЛИ, третью группу триггеров, элемент И, группу элементов РАВНОЗНАЧНОСТЬ и группу мажоритарных элементов,, причем информационный вхо i-ro триггера первой группы соединен с прямым выходом i-ro триггера второй группы, единичньпЧ вход т-го триггера второй группы (,n-2) сое

ВНИИПИ

Заказ 2601/49 Ти

четвертой группы, первым входом первого элемента ИЛИ второй группы, вторым входом первого элемента И второй группы и первым входом первого элемента РАВНОЗНАЧНОСТЬ группы, выходы элементов РАВНОЗНАЧНОСТЬ группы соединены с соответствующими входами с второго по п-й элементов И первой группы и с первого по

(п1)-й элементов И второй группы, последний вход q-ro элемента И второй группы соединен с выходом п-го элемента ИДИ второй группы, первым входом (т + 1)-го элемента ИЛИ второй группы и первым входом q-ro элемента РАВНОЗНАЧНОСТЬ группы, вторые входы элементов РАВНОЗНАЧНОСТЬ группы соединены с прямыми выходами с первого по (п-1)-й триггеров пер-

вой группы, вторые входы элементов ИЛИ второй группы соединены с выходами элементов И с второго по (п-1)-й четвертой группы, первые входы элементов И четвертой группы соединены с выходом ключа, остальные входы 1-го элемента И четвертой группы , (1 1, п - 1) соединены с прямым выходом 1-го триггера третьей группы и с инверсными выходами триггеров с

первого по 1-й третьей группы, прямые выходы триггеров второй группы соединены с информационными входами триггеров третьей группы, входы синхронизации которых соединены

с выходом элемента ИЛИ, инверсный выход п-го триггера второй группы и прямой выход п-го триггера третьей группы соединены с входами элемента И, выход которого

соединен с выходом признака работы устройства, выходы элементов И с первого по (п-1)-й первой группы соединены с входами мажоритарных элементов группы, входы S-ro элемента ИЛИ первой группы (,m) соединены с выходами мажоритарных элементов с первого по Гт-(5-1)-А группы.

Подписное