Селектор импульсов по длительности Советский патент 1988 года по МПК H03K5/26 

INO

) Изобретение может быть исполь- .зёвано для допускового контроля длительностей импульсов в устройствах автоматики, телемеханики, передачи дискретньсх сигналов по каналам связи. Изобретение расширяет функциональные возможности селектора импульсов путем повьшения информативности за счет обеспечения информацией о том, что длительность входного импульса выходит за пределы анализируемых длительностей. Для этого в селектор дополнительно введены последовательно сое- диненные третий дешифратор 7, второй блок 13 задержки и сумматор 14 по модулю два. Кроме того, селектор содержит генератор 1 тактовых импульсов, элементы И 2, 10, счетчик 3 импульсов, инвертор 4, первый 5 и второй 6 дешифраторы, формирователь 8 импульсов, первый блок 9 задержки, выходные шины ll, 15 и 16, триггер 12, входную шину 17. В отличие от -известного предложенное устройство формирует на своих выходах информацию о всевознож- ных изменениях длительности анализируемого импульса, что существенно расширяет его функциональные возможности. 2 ил. О) с

Фиг.11403359

зобретение относится к импульс- технике и может быть использовано допускового контроля длительносимпульсов в устройствах автомати-, телемеханики, передачи дискретсигналов по каналам связи.

ель изобретения - расширение циональных возможностей за счет

да от вы пу сч их чи В ус от на по бл

обеспечения возможности получения информации о том, что длительность входного импульса выходит за пределы ин- |гервала анализируемых длительностей. I На фиг, 1 показана структурная

электрическая схема предлагаемого ycT-jj чинает счет импульсов генератора 1.

20

зойства; на фиг. 2 - временные диа- раммы, поясняющие работу устройства, ; Устройство (фиг. 1) содержит по- Ьледовательно соединенные генератор 1 актовых иштульсов, элемент И 2 и |:четчик 3. импульсов, вход сброса ко- jroporo соединен с выходом инвертора 4. Выход генератора 1 тактовых им (пульсов соединен с первым входом первого дешифратора 5, с второго по N-й 25 йходы которого соединены с соответствующими выходами счетчика 3, соответствующие выходы которого соединены с входами второго дешифратора 6. Вы- Код генератора 1 соединен с первым Q входом третьего дешифратора 7, с второго по К-й входы которого соединены

При этом возможны следующие случаи. Длительность , входного импульса

удовлетворяет условию Го 2Г, og.

где

и

/д - пороги номинальной и

максимально допустимой длительности импульса, т.е. длительность импульса находится в пределах допусков сверху (фиг,, 2а) . В этом случае при поступлении на вход счетчика 3 N, тактовых импульсов (N, пропорционально С н ) дешифратор 7 дешифрирует состояние разрядов счетчика, открывается и импульс генератора 1 вьщеляется на его выходе (фиг. 2б).

С выхода дешифратора 7 импульс через блок 13 задержки с временем за держки tji (CO- OH) поступает на первый вход сумматора 14 по модулю два (фиг. 2в). При поступлении на вход счетчика 3 N тактовых импульсов (N пропорционально Sg ) на выходе дешифратора 5 вьщеляется импульс (фиг.2г) который поступает на второй вход сум матора 14 по модулю два. Таким обра зом, в момент Гд на входах сумматора присутствуют два импульса одинаковой длительности, равной длительности им пульса генератора 1 (фиг. 2в,г), Сум матор 14 осуществляет операцию логического суммирования импульсов по пр вилу |i-f-l(0 (подразумевается, что н личие импульса соответствует логичес кой 1) и сигнал на выходе сумматора 14, следовательно, и на выходной шине 15 отсутствует (фиг. 2д). Одно- временно импульс дешифратора 5 устанавливает триггер 12 в единичное сос тояние или подтверждает его (фиг.2е) и запускает формирователь 8, который формирует импульс требуемой длительности (фиг. 2ж). Через блок 9 задерж ки с временем задержки t-j ((,) (фиг,, 2з) импульс формирователя 8 по ступает на первый вход элемента И 10

Ь. соответствующими разрядами счетчи- |са 3. Выход дешифратора 5 через по- Ьледовательхю соединенные формирова- |гель 8 15мпульсов, первый блок 9 за- | ержки и элемент И 10 соединен с пер- ой вьЕсодной шиной 11. Второй вход элемента И 10 соединен с выходом Триггера 12„ Выход третьего дешифратора 7 через последовательно соединенные второй блок 13 задержки, сумматор 14 по МОДУ.Т1Ю два соединен с второй выходкой шиной 15. Выход триггера 12 соединен с третьей выходной шикой 16. Вход инвертора 4 соединен с входной шиной 17 о Выход дешифратора 6 соединен с вторым входом элемента И 2 и R-входом триггера 12, S-вход которого соединен с выходом дешифратора 5 и вторьм входом сумматора 14.

Устройство работает следующим образом.

В исходном состоянии (при отсут-. ствии входных импульсов) на выходе инвертора 4 действует потенциал ло rH4ecKoro 0 s который устанавливает в нулевое сост ояние счетчик 3 и удер- :8сивавт его в этом состоянии до прихо

да входного импульса. Элемент И 2 открыт потенциалом логической 1 с выхода дешифратора 6 и тактовые импульсы с генератора 1 поступают на счетный вход счетчика 3, однако счет их не осуществляется, так как счетчик 3 заблокирован по цепи сброса. В момент поступления на шину 17 устройства прямоугольного импульса отрицательной полярности (точка t,, на фиг. 2а), на выходе инвертора 4 появляе тся уровень логической 1, блокировка снимается и счетчик 3 наПри этом возможны следующие случаи. Длительность , входного импульса

удовлетворяет условию Го 2Г, og.

где

и

/д - пороги номинальной и

0

5 Q

0

0

5

максимально допустимой длительности импульса, т.е. длительность импульса находится в пределах допусков сверху (фиг,, 2а) . В этом случае при поступлении на вход счетчика 3 N, тактовых импульсов (N, пропорционально С н ) дешифратор 7 дешифрирует состояние разрядов счетчика, открывается и импульс генератора 1 вьщеляется на его выходе (фиг. 2б).

С выхода дешифратора 7 импульс через блок 13 задержки с временем задержки tji (CO- OH) поступает на первый вход сумматора 14 по модулю два (фиг. 2в). При поступлении на вход счетчика 3 N тактовых импульсов (N пропорционально Sg ) на выходе дешифратора 5 вьщеляется импульс (фиг.2г), который поступает на второй вход сумматора 14 по модулю два. Таким образом, в момент Гд на входах сумматора присутствуют два импульса одинаковой длительности, равной длительности импульса генератора 1 (фиг. 2в,г), Сумматор 14 осуществляет операцию логи , ческого суммирования импульсов по правилу |i-f-l(0 (подразумевается, что наличие импульса соответствует логической 1) и сигнал на выходе сумматора 14, следовательно, и на выходной шине 15 отсутствует (фиг. 2д). Одно- временно импульс дешифратора 5 устанавливает триггер 12 в единичное состояние или подтверждает его (фиг.2е) и запускает формирователь 8, который формирует импульс требуемой длительности (фиг. 2ж). Через блок 9 задержки с временем задержки t-j ((,) (фиг,, 2з) импульс формирователя 8 поступает на первый вход элемента И 10,

открытого no второму входу единичным потенциалом с триггера 12 и на выходе элемента И 10,и, следовательно, на выходной шине 11 селектора выделяется импульс (фиг. 2и).

Наличие этого импульса указьшает на то, что длительность входного импульса находится в заданном диапазоне допусков по длительности.

В момент окончания входного импульса на выходе инвертора 4 вновь начинает действовать потенциал логического О, устанавливающий счетчик 3 в нулевое состояние, и устройство готово к анализу следующего импульса.

Длительность Г входного импульса удовлетворяет условию сГ Tg (фиг. 2а) , т.е. длительность анализируемого импульса превышает заданный диапазон допусков сверху, В этом, как и в предыдущем случае в соответствующие моменты срабатьтают дешифраторы 5 и 7, сумматор 14 и т.д. Затем в момент времени ZT- срабатывает дешифратор 6 (на временной диаграмме не показано), выходной импульс которого установит триггер 12 в нулевое состояние (фиг, 2е), и одновременно закроет элемент И 2 и импульсы генератора 1 на вход счетчика 3 не будут проходить, В свою очередь триггер 12 закрывает элемент И 10 и импульс формирователя 8 на шину 11 не пройдет (фиг. 2и). Наличие на выходе триггера 12, и, следовательно, на выходной шине 16, отрицательного перепада напряжения (фиг. 2е) указывает на то, что длительность анализируемого импульса превышает заданньй диапазон допусков по длительности. Блокировка элемента И 2 исключает вероятность ложного срабатьшания устройства при анализе импульсов, длительность которых кратна порогу.

Длительность Т входного импульса удовлетворяет условию (фиг. 2е) , т.е. длительность анализируемого импульса находится в диапазоне допусков снизу. В этом случае, как и в пре- дьщущих, в момент времени срабаты-Г

нает дешифратор 7 (фиг. 26), выходной импульс которого через время t, поступает на вход сумматора 14.

Поскольку длительность импульса -:.Е- то импульс на выходе дешифра0

5

тора 5, и, следовательно, на втором входе сумматора 14, будет отсутствовать, что соответствует уровню логического О. Сумматор 14 осуществ- ляет операцию логического сложения сигналов по правилу jl+0| l и на его выходе формируется импульс (фиг. 2д), укаэьшающий на то, что длительность анализируемого импульса меньше номинальной, но находится в пределах допусков по длительности снизу.

Длительность с входного импульса удовлетворяет условию (фиг.2а). В этом случае счетчик 3 устанавливается в нулевое состояние раньше, чем это необходимо для срабатьшания дешифраторов 5 и 7. Сигналы на шинах 11,15 и 16 селектора будут отсутствовать, указьшая на то, что длительность анализируемого импульса не соответствует заданным требованиям.

Таким образом, предлагаемое устройство в отличие от известного, 5 обеспечивает формирование на своих выходах информации о всевозможн }1х изменениях длительности анализируемого импульса, что существенно расширяет функциональные возможности устройства и делает пригодным его к применению в различных устройствах контроля.

0

0

Формула изобретения

, 35

40

Селектор импульсов по длительности по авт. св. № 849476, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности получения информации о том, что длительность входного импульса выходит за пределы интервала анализируемых длительностей, в него введены после- , довательно соединенные третий дешифратор, второй блок задержки и сумматор по модулю два, выход которого соединен с второй выходной шиной, и третья выходная шина, причем второй вход сумматора по модулю два соединен с выходом первого дешифратора, выход триггера - с третьей выходной шиной, первый вход третьего дешифратора - с первым входом первого дешифратора, а входы с второго по К-й - с выходами соответствующих разрядов счетчика импульсов.,

50

55