Устройство селекции информационных импульсов на фоне помех Советский патент 1985 года по МПК H03K5/26 

Изобретение относится к импульсной технике и может быть использовано в устройствах связи и телеметрии при передаче дискретной информации по каналам с аддитивными помехами.

Известно устройство селекции информационных импульсов на фоне помех, содержащее последовательно соединенные амплитудный дискриминатор (пороговый элемент), селектор импульсов по длительности 1.

В данном устройстве недостаточная надежность селектирования, обусловленная фиксированным значением порога дискриминаций импульсов по амплитуде и по длительности, что приводит к пропуску информационных импульсов при действии в канале связи аддитивных импульсных помех.

Наиболее близким по технической сущности к предлагаемому является устройство для выделения информационных импульсов на фоне помех, содержащее последовательно соединенные амплитудный компаратор и селектор импульсов по длительности, источник опорного напряжения, сумматор, соединенный с одним из входов амплитудного компаратора, интегратор, второй селектор по длительности, входом подключенный к выходу первого селектора по длительности и входу интегратора, выход которого подключен к другому входу амплитудного компаратора, при этом выход второго селектора импульсов по длительности соединен с управляющим входом источника опорного сигнала 2.

Недостаток известного устройства - низкая надежность выделения информационных импульсов на фоне помех вследствие того, что при случайном совпадении информационного импульса с импульсом помехи и пересечения результирующим импульсом порога на выходе компаратора может сформироваться импульс укороченной (или увеличенной) длительности. Если при этом его длительность окажется меньще (или больще) «порога срабатывания селектора импульсов по длительности, то на выход устройства этот импульс не пройдет, т. е. произойдет пропуск информационного импульса.

Цель изобретения - повышение надежности селектирования.

Поставленная цель достигается тем, что в устройство селекции информационных импульсов на фоне помех, содержащее последовательно соединенные амплитудный компаратор и селектор импульсов по длительности, источник опорного напряжения, введены первый и второй блоки задержки, один из которых включен между входной щиной и первым входом амплитудного компаратора, а второй - между первым выходом селектора импульсов по длительности и выходной шиной, формирователь импульсов, первый и второй триггеры, единичные входы которых подключены соответственно к второму и третьему выходам селектора импульсов по длительности, а нулевые входы объединены и через формирователь импульсов подключены к выходной шине, три аналоговых ключа, выходы которых объединены и подключены к второму входу амплитудного компаратора, а входы - соответственно к первому, второму и третьему выходам источника опорного напряжения, управляющие входы первого и второго аналоговых ключей соединены соответственно с прямыми выходами первого и второго триггеров, элемент ИЛИ, входы которого подключены к инверсным выходам триггеров, а выход - к объединенным управляющим входам третьего аналогового ключа и первого блока задержки, дополнительный инвертор, выход которого подключен к управляющему входу второго блока задержки, а вход - к выходу элемента ИЛИ, при этом каждый из блоков задержки содержит линию задержки, вход которой соединен с входом блока задержки, четвертый и пятый аналоговые ключи, выходы которых объединены и подключены к выходу блока задержки, вход четвертого аналогового ключа подключен к входу линии задержки, а вход пятого - к ее выходу, инвертор, выход которого соединен с управляющим входом пятого ключа, а вход объединен с управляющим входом

5 четвертого аналогового ключа и подключен к управляющему входу блока задержки.

На фиг. 1 приведена структурная схема предлагаемого устройства селекции информационных импульсов на фоне помех; на

Q фиг. 2 - временные диаграммы, поясняющие работу устройства, где а - входной сигнал, б - сигнал на выходе амплитудного компаратора, б и г - сигналы на выходах и « селектора импульсов по длительности соответственно дне -

сигналы на выходах триггеров, ж - сигнал на выходе блока задержки, з - сигнал на выходе амплитудного компаратора при анализе задержанного импульса, и - выходной сигнал селектора импульсов по длительности, к - сигнал на выходе устройства.

0 Устройство содержит элемент I согласования с каналом связи, первый и второй блоки 2 и 3 задержки, каждый из которых состоит из линии 4 задержки, аналоговых ключей 5 и б, инвертора 7, при этом выходы аналоговых ключей 5 и 6 объединены и соединены с выходом блока задержки, вход аналогового ключа 5 объединен с входом линии 4 задержки, соединенного с входо.м блока задержки, вход аналогового ключа 6 соединен с выходом линии 4 задержки, а управляющий вход - с выходом инвертора 7, вход которого соединен с управляющим входом аналогового ключа 5 и соединен с управляющим входом блока задержки, последовательно соединенные амплитудный компаратор 8 и селектор 9 импульсов по длительности, при этом первый вход амплитудного компаратора 8 соединен с выходом блока 2 задержки, а выход селектора 9 импульсов по длительности соединен с входом блока 3 задержки, источник 10

опорного напряжения, аналоговые ключи 11-13, выходы которых соединены и подключены к второму входу амплитудного компаратора 8, а входы - соответственно к первому, второму и третьему входам источника 10 опорного напряжения, триггеры 14 и 15, единичные входы которых соединены соответственно с вторым и третьим выходом селектора 9, а нулевые входы объединены и через формирователь 16 импульсов подключень к выходу блока 3 задержки, прямые выходы соединены соответственно с управляющими входами аналоговых ключей 12 и 13, элемент ИЛИ 17, входы которого соединены с инверсными выходами триггеров 14 и 15, а выход - с объединенными управляющими входами аналогового ключа 11 и блока 2 задержки, дополнительный инвертор 18, вход которого подключен к выходу элемента ИЛИ 17, а выход - к управляющему входу блока 3 задержки. Выход элемента 1 согласования соединен с входом блока 2 задержки, а вход подключен к входной щине 19, а выходная шина 20 - к выходу второго блока 3 задержки.

Устройство работает следующим образом.

В исходном состоянии триггера 14 и 15 находятся в нулевом состоянии и на их инверсных выходах действует напряжение логической «1, которое поступает на входы элемента ИЛИ 17, и, следовательно, на его выходе также действует напряжение логической «1. Это напряжение поступает на управляющие входы аналогового ключа 11 и блока 2 задержки, при этом ключи 11 и 5 будут открыты, а ключ 6 закрыт напряжением логического «О с выхода инвертора 7. Через инвертор 18 выходное напряжение элемента ИЛ.И 17 подается на управляющий вход блока 3 задержки, в результате этого его ключ 5 будет закрыт, а ключ 6 открыт напряжением логической «1 с выхода инвертора 1. Аналоговые ключи 12 и 13 будут закрыты напряжением логического «О с прямых выходов триггеров 14, 15 и с выхода источника 10 через открытый ключ 11 на первый вход амплитудного компаратора 8 поступает напряжение Uo, которое является начальным «порогом срабатывания компара тора. Устройство готово к работе.

С входной щины 19 сигнал, содержащий импульсы помехи, информационные импульсы и информационные импульсы, искаженные помехами, через элемент 1 согласования, например эмиттерный повторитель для согласования выходного сопротивления канала со входным сопротивления устройства, поступает на вход первого блока 2 задержки. Информационные импульсы характеризуются длительностью Тц и амплитудой Ь; импульсы помехи - длительностью т„ и случайной амплитудой и„. Через открытый аналоговый ключ 5 сигнал поступает на второй вход амплитудного компаратора 8 (фиг. 2а) и одювременно на вход линии 4 задержки первого блока 2 задержки, с выхода которой подается на вход аналогового ключа 6. Однако на выход первого блока 2 задержки сигнал не проходит, поскольку аналоговый ключ 6 закрыт. При этом возможны следующие случаи.

На вход амплитудного компаратора 8 поступает информационный импульс, не искаженный на уровне порога U о помехой фиг. 2а, позиция 1). В этом случае на выходе

0 компаратора появляется импульс длительностью и стандартной амплитуды (фиг. 26), который поступает на вход селектора 9 импульсов по длительности. Селектор 9 имеет три порога селекции по времени - нижний Ти

2 номинальный то и верхний тв, установленные с учетом изменения длительности импульсов помехи и возможных изменений длительности информационных импульсов под действием помехи (фиг. 26). Поскольку в данном случае длительность импульса, анализируемого селектором 9, находится в заданном диапазоне длительностей, т. е. между порога ми Со и Те , то на выходе селектора формируется выходной импульс (фиг.2«), который поступает на вход линии 4 задержки второго блока 3 задержки. Через время за5держки 1з2 tii выходной импульс селектора 9 через открытый аналоговый ключ 6 поступит на выходную щину 20 (фиг. 2к). Допустим, что следующий информационный импульс искажен импульсом помехи так,

0 как показано на фиг. 2а, позиция 2. В этом случае на выходе амплитудного компаратора 8 появится импульс укороченной длительности (ти-т„), (фиг. 26), который, как и в. предыдущем случае, будет анализироваться селектором 9. Поскольку сейчас длительность

анализируемого импульса меньще заданной, т. е. находится между порогами тк, то (фиг. 26), то на выходе селектора 9 импульс будет отсутствовать, а на его выходе появится сигнал (фиг. 2в), который переключит триггер 15 в единичное состояние (фиг. 2(3). Напряжение логической «1 с прямого выхода триггера 15 откроет аналоговый ключ 12, а напряжение логического «О с инверсного выхода через элемент ИЛИ 17 закроет аналоговые ключи 11 и 5, а через инвертор 7 откроет ключ 6 второго блока 3 задержки. В результате этого на первый вход амплитудного компаратора 8 с источника 10 через ключ 12 поступит напряжение порога Ui Uo,a на второй вход с блока 2 задержки - информационный импульс с задержкой ta , которая определяет время предварительного анализа и.мпульса. Поскольку сейчас амплитудный компаратор 8 имеет порог срабатывания Ui значительно меньше амплитуды искажений (провала) импульса (фиг. 23c), то на его выходе появится импульс нормальной длительности (фиг. 2з), и,следовательно, на выходе селектора 9 импульсов по длительности сформируется выходной импульс (фиг. 2и, позиПИЯ 2). С выхода селектора 9 импульс поступает на вход блока 3 задержки и через его аналоговый ключ 5, открытый напряжением логической с выхода дополнительного инвертора 18, инвертирующий выходной сигнал элемента ИЛИ 17 без задержки поступает на выход устройства. При этом ключ 6 второго блока 3 задержки закрыт выходным напряжением логического «О инвертора 7.

Таким образом, устраняется искажение временного интервала между информационными импульсами на выходе устройства, что важно для последуюи1ей их обработки (фиг. 2к). По заднему фронту выходного импульса формирователь 16 формирует короткий импульс (не показан), который поступает на нулевой вход триггера 15 и устанавливает его в нулевое состояние (фиг. 2d), в резул1 тате чего устройство возвран1ается в исходное состояние и готово к анализу следуюнкто импульса, (например, на фиг. 2о, нозиция 3).

Пусть под действием импульса помехи с амплитудой произошло искажение информационного импульса (фиг. 2а, позиция 4), т. е. произошло совпадение импульса помехи с информационным импульсом на временном интервале разрешаюпий способности амплитудного компаратора 8, в этом случае на его выходе сформируется 11Ы 1ульс, длительность (т„-+-т,,) которого буд;кл больше порога селектора 9 импульсов по длительности (фиг. 26). Следовательн.о, как и в предыдущем случае, импульс на его выходе будет отсутствовать, а на выходе « появится сигнал (фиг. 2г), который установит триггер 14 в единичное состояние (фиг. 2е).

Напряжение логической «1 с прямого выхода триггера 15 откроет аналоговый

ключ, и на вход амплитудного компаратора 8 с источника 10 поступит напряжение порога (фиг. 2ж). В дальнейшем работа устройства будет происходить аналогично рассмотренной в предыдущем случае (фиг. 2з, и, к).

На вход устройства поступают импульсы помехи. Если амплитуда импульсов меньше порога Uo амплитудного компаратора 8, то отклика на.эти импульсы на выходе компаратора не будет. На импульсы, амплитуда которых превышает порог Uo, на выходе компаратора 8 появятся отклики (фиг. 26), однако на выходную шину 20 они пройдут, так как их длительность меньше порога тн селектора 9 импульсов по длительности, и

5 устройство останется в исходном состоянии. Таким образом, предлагаемое устройство селекции информационных импульсов на фоне помех в отличие от известных устройств, обеспечивает выделение информационных импульсов, искаженных импульсами помехи, что повышает надежность селектирования. Значение начального порога U амплитудного компаратора определяется статистическими свойствами дискретного сигнала - вероятностями появления нулей и единиц на позициях кода и распределением амплитуд сигнала и помехи. При равновероятном появлении нулей и единиц в коде или в случае использования для передачи информации балансного кода с равиы.м числом нулей и единиц выбирается ,5 U.

0 Значение порогов Ui и U2 определяется с учетом максимально возможных выбросов амплитуды импульсов помехи или заранее выбираются близкими к нулевому уровню и амплитудному значению информационного импульса соответственно. В последнем случае устройство обеспечивает выделение информационных импульсов при соотношении сигнал/помеха .

(риг.2

УСТРОЙСТВО СЕЛЕКЦИИ ИНФОРМАЦИОННЫХ ИМПУЛЬСОВ НА ФОНЕ ПОМЕХ, содержащее последовательно соединенные амплитудный компаратор и селектор импульсов по длительности, источник опорного напряжения, отличающееся тем, что, с целью повышения надежности селектирования, в него введены первый и второй блоки задержки, один из которых включен между входной шиной и первым входом амплитудного компаратора, а второй - между первым выходом селектора импульсов по длительности и выходной шиной, формирователь импульсов, первый i-i второй триггеры, единичные входы которых подключены соответственно ко второму и третьему выходам селектора импульсов по длительности, а нулевые входы объединены и через формирователь импульсов подключены к выходной шине, три аналоговых ключа, выходы которых объединены и подключены к второму входу амплитудного компаратора, а входы - соответственно к первому, второму и третьему выходам источника опорного напряжения, управляющие входы первого и второго аналоговых ключей соединены соответственно с прямыми выходами первого и второго триггеров, элемент ИЛИ, входы которого подключены к инверсным выходам триггеров, а выход - к объединенным управляющим входам третьего аналогового ключа и первого блока задержки, дополнительный инвертор, выход которого подключен к управляющему входу второго блока задержки, а вход - к выходу элемента ИЛИ, при этом каждый из блоков задержки содержит линию задержки, вход которой соединен с входом блока задержки, четвертый и пятый аналоговые ключи, выходы которых объединены и подключены к выходу блока задержки, вход четвертого аналогового ключа подключен к входу линии задержки, а вход пятого - к ее выходу, инвертор, выход которого соединен с управляющим входом пятого ключа, а вход объединен с управляющим входом четвертого аналогового ключа и подключен к управляющему входу блока задержки.