Селектор импульсов по длительности Советский патент 1992 года по МПК H03K5/26 

Изобретение относится к импульсной технике и может быть использовано для до- пускового контроля длительности импульсов в устройствах автоматики, телемеханики и передачи дискретных сигналов.

Известен селектор импульсов по длительности, содержащий генератор импульсов, первый и второй элементы И, счетчик импульсов, три дешифратора, два блока задержки, формирователь импульсов, триггер и элемент НЕ. Недостатком основного изобретения являются узкие функциональные возможности. Так, основное устройство не позволяет сравнивать по длительности импульсы, отстоящие друг относительно друга на заданное число импульсов.

Целью изобрегения является расширение функциональных возможностей за счет обеспечения возможности сравнения длительности текущего импульса и длительности предыдущего импульса, отстоящего от текущего на заданное число импульсов.

Поставленная цель достигается тем, что в селектор импульсов по длительности введены третий блок задержки, включенный между выходом инвертора и входом сброса первого счетчика импульсов, четвертый и пятый блоки задержки, второй и третий формирователи импульсов, второй и третей счетчики импульсов, первый и второй регистры памяти, блок памяти, блок сравнения кодов, группа элементов И, четвертый дешифратор, коммутатор, второй триггер, шина управления, шина начальной установки и выходная информационная шина, которая соединена с выходами группы элементов И, управляющий вход которой соединен с выходом второго триггера, а информационные входы - поразрядно с выходами блока сравнения кодов, входы первой группы которого поразрядно соединены с выходами первого регистра памяти, синхровход которого соединен с выходом пятого блока задержки и синхровходом второго регистра памяти, информационные входы которого поразрядно соединены с выходами блока памяти, информационные входы которого соединены поразрядно с выходами первого счетчика импульсов и также поразрядно с информационными входами первого регистра памяти, вход управления - с выходом четвертого блока задержки и входом пятого блока задержки, адресные входы - поразрядно с выходами коммутатора, управляющий вход которого соединен с выходом третьего формирователя импульсов и входом четвертого блока задержки, воды первой и второй групп информационных входов - поразрядно с выходами соответственно второго и третьего счетчиков импульсов,

входы установки которых соединены с цш- ной начальной установки и с R-входом второго триггера, S-вход которого соединен с выходом четвертою дешифратора, входы

которого поразрядно соединены с выходами третьего счетчика импульсов, счетный вход которого соединен со счетным входом второго счетчика импульсов и с выходом второго формирователя импульсов, вход ко0 торого соединен с выходом инвертора, вход которого соединен с входом третьего формирователя импульсов, причем выходы второго регистра соединены с входами второй группы входов блока сравнения кодов.

5 На фиг.1 представлена структурная электрическая схема селектора импульсов по длительности; на фиг.2 и 3 - временные диаграммы, поясняющие работу устройства.

0 Селектор содержит генератор 1 тактовых импульсов, первый элемент 2 И, первый счетчик 3, инвертор 4, первый, второй и третий дешифраторы 5-7, первый формирователь 8, первый элемент 9 задержки, второй

5 элемент 10 И, первую выходную шину 11, первый триггер 12, второй блок 13 задержки, сумматор 14 по модулю два, вторую и третью выходные шины 15 и 6, входную шину 17, четвертый дешифратор 18, второй

0 счетчик 19, третий счетчик 20, второй и третий формирователи 21 и 22 импульсов, третий, четвертый и пятый блоки 23 - 25 задержки, коммутатора 26, блок 27 памяти, первый и второй регистры 28 и 29 памяти,

5 блок 30 сравнения кодов, группу 31 элементов И, второй триггер 32, выходную информационную шину 33, шину 34 управления, шину 35 начальной установки.

Селектор работает следующим обра0 зом.

В исходном состоянии при отсутствии входных импульсов на выходе инвертора 4 и элемента задержки 23 - потенциал логического О, удерживающий счетчик 3 в ну5 левом состоянии до прихода очередного селектируемого импульса. Элемент И 2 открыт потенциалом логической 1 с выхода дешифратора 6, и тактовые импульсы с ie- нератора 1 поступают на вход счетчика 3, но

0 счет не осуществляется, так как счетчик заблокирован.

При поступлении на входную шину 17 селектируемого импульса (фиг.2а) отрицательной полярности (активный уровень - ну5 левой), на выходе инвертора 4 (фиг.26) появляется сигнал логической 1, блокировка счетчика 3 снимается и он начинает подсчитывать тактовые импульсы с генератора 1, При этом возможны следующие ва- рианты работы устройства (при длительности текущего импульса ти, минимально допустимой длительности импульса гн, номинальной длительности импульса тъ и мак- симально допустимой длительности импульса тв: а) Т0 Тц гв, б) ти тв,в) г н

ти г0, г) Тн ги (Общее условие - тн

Г0 гв). Эти варианты селектируются устройством посредством формирования различных сочетаний сигналов на выходных шинах 11, 15 и 16.

При выполнении условия т0 Ти тв (фиг.2, импульс TI) при поступлении на вход счетчика 3 Ni тактовых импульсов (Ni пропорционально тн) срабатывает дешифратор 7 (фиг.2в). Импульс с его выхода поступает на блок задержки 13 (фиг,2г), задержка которого составляет t3i Г0 - гн, и с него - на один из входов сумматора 14 по модулю два. При поступлении на вход счетчика 3 N2 тактовых импульсов (N2 пропорционально Г0) формируется импульс на выходе дешифратора 5 (фиг.2д), поступающий также на вход блока 14. Таким образом, для импульса П в момент времени г0 на обоих входах блока 14 - единичные сигналы в виде импульсов одинаковой длительности, равной длительности тактового импульса. Следовательно, сигнал на выходе блока 14 отсутствует (в соответствии с логикой суммирования по модулю два), т.е. не формируется сигнал на выходной шине 15 (фиг.2е). Импульс с дешифратора 5 устанавливает также триггер 12 в единичное состояние (или подтверждает его) (фиг.2ж), а также запускает формирователь 8 (фиг.2з), который формирует импульс требуемой длительности. Через блок задержки 9 с временем задержки t32 тв -Г0 этот импульс (фиг.2и) поступает на вход элемента 10 И, открытого единичным потенциалом на выходе триггера 12, и с его выхода на выходную шину 11 (фиг.2к) поступает импульс, указывающий, что текущий входной импульс лежит в соответствующем интервале длительностей. По окончании входного селективного импульса на выходе блоков 4 и 23 (с соответствующей задержкой) вновь появляются нулевые потенциалы, устанавливающие счетчик 3 в нулевое состояние: устройство готово к дапьнейшей работе.

При та т0 (фиг.2, импульс г) срабатывают блоки, как описано ранее. Однако, при т тв срабатывает дешифратор 6, выходной сигнал с которого устанавливает триггер 12 в нулевое состояние (фиг.2ж) и закрывает элемент И 2, прекращая счет счетчиком 3, а также закрывает элемент И 10. в результате чего импульс на шине 11 (фиг.2 к) не формируется. Наличие на шине 16 (фиг. 2 ж) отрицательного перепада напряжения (и нулево го сигнала) указывает на то, что длительность селектируемого импульса больше тв. Блокировка элемента И 2 исключает ложное 5 срабатывание селектора при длительности импульсов, кратной гв.

При тн ти Т0 (фиг.2, импульсТ3) аналогично описанному формируется импульс на выходе дешифратора 7 и блока задержки 13 10 (фиг.2в,г). Однако отсутствует импульс на выходе дешифратора 5 (фиг.2д). в результате чего формируется импульс на выходе сумматора 14 по модулю два и на выходной шине 15 (фиг.2е),указывающий на попада- 15 ние длительности входного импульса в соответствующий диапазон селекции.

При TVI тн счетчик 3 (фиг.2, импульс ТА устанавливается в нулевое состояние до срабатывания дешифратора 7. В этом слу- 0 чае сигналы на шинах 11, 15 и 16 отсутствуют (фиг.2к,е,ж), указывая на попадание длительности импульса в соответствующий диапазон селекции.

Блоки 18-31 реализуют определение 5 относительных длительностей импульсов. Принцип работы этой части селектора заключается в следующем: определяется длительность текущего импульса (безотносительно к допускам) и сравнивается с дли- 0 тельностью импульса, отстоящего от текущего на заданное количество импульсов (п). Для этого длительность всех импульсов записывается в блок памяти и по приходу некоторого импульса выбирается сравнива- 5 емый с ним из этого блока. В результате на информационной шине присутствует один из сигналов: Больше, Равно или Меньше, характеризующий относительную длительность текущего импульса в сравнении с 0 заданным.

При заданном п сравниваются таким образом 1-ый и (п + 1)-ый импульсы, 2-ой и (п + +2)-ой, и т.д.

В исходном состоянии счетчики 19 и 20 5 устанавливаются в исходное состояние (пусть их емкость - N): счетчик 19 устанавливается в состояние N - 1, а счетчик 20 - в состояние N - п - 1 сигналом начальной установки с шины 35. Сигналы, определяю- 0 щие установку счетчика 20,задэются по шине 34. При этом необходимо выполнение условия п N, а блок памяти 27 должен содержать N ячеек.

Так как в начальный интервал времени 5 работы устройства в блон е памяти 27 отсутствуют коды длительностей импульсов, (в течение первых п импульсоп), триггер 32 сигналом начальной установки устанавливается в нулевое состояние запрещая прохождение сигналов с выхода блока сравнения кодов на выход устройства через элементы И 31 группы (в группе-три элемента). По достижении счетчиком 20 нулевого значения (счетчики 20 и 19 считают по модулю N) срабатывает дешифратор 18 и устанавливает триггер 32 в единичное состояние, после чего информация о сравнении длительностей импульсов поступает на выходную шину 33 устройства.

Начало очередного импульса (фиг.За) вызывает формирование импульса на выходе формирователя 21, инкрементирующего содержимое счетчиков 19 и 20. При этом в процессе работы устройства содержимое счетчика 19 всегда на п больше содержимого счетчика 20 (по модулю N), таким образом, в счетчике 19 содержится номер текущего импульса, а в счетчике 20 - номер предыдущего, сравниваемого импульса по- следовательности.

Окончание текущего импульса вызывает появление импульса на выходе формирователя 22 (фиг.36), переключающего коммутатор 26 таким образом, что на его выходы поступает код со счетчика 19 (адрес текущего импульса). Этот же импульс, задержанный на блоке 24 (фиг.Зв), время задержки которого определяется требуемой длительностью срабатывания коммутатора, переводит блок 27 памяти в режим записи. Так как импульс с выхода блока 24 появляется до окончания импульса с выхода блока 22, по текущему адресу в блок 27 памяти записывается длительность импульса со счетчика 3.

По окончании импульса с блока 22 коммутатор 26 переключает адресные входы блока памяти на выходы счетчика 20 (адрес сравниваемого предыдущего импульса). Окончание импульса с блока задержки 24 переводит блок 27 памяти в режим считывания, и на его выходе формируется код предыдущего импульса (его длительности), который задержанным импульсом с выхода блока 25 (фиг.Зг) записывается в регистр 29. Одновременно этим же импульсом в регистр 28 записывается код длительности текущего импульса из счетчика 3. На одном из выходов (больше, равно или меньше) блока сравнения кодов 30 формируется единичный сигнал, который через открытые элементы 31 группы И поступает на соответствующий информационный выход шины 33 устройства. Затем (после записи информа- ции в регистры 28 и 29) формируется импульс на выходе блока задержки 23 (фиг.Зд), по которому счетчик 3 устанавливается в нулевое состояние.

Таким образом, селектор позволяет осуществлять как селекцию импульсов по длительности, так и сравнение относительной длительности текущего и предыдущего импульсов с заданным промежутком (в количестве импульсов).

Формула изобретения Селектор импульсов по длительности по авт.св. N 1403359, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности сравнения длительности текущего им- пульса и длительности предыдущего импульса, отстоящего от текущего на заданное число импульсов, в него введены третий блок задержки, включенный между выходом инвертора и входом сброса первого счетчика импульсов, четвертый-и пятый блоки задержки, второй и третий формирователи импульсов, второй и третий счетчики импульсов, первый и второй режстры памяти, блок памяти, блок сравнения кодов, группа элементов И, четвертый дешифратор, коммутатор, второй триггер, шина начальной установки, шина управления и выходная информационная шина, которая соединена с выходами группы элементов И, управляющий вход которой соединен с выходом второго триггера, а информационные входы - поразрядно с выходами блока сравнения кодов, входы первой группы которого поразрядно соединены с выходами первого регистра памяти, синхровход которого соединен с выходом пятого блока задержки и синхровходом второго регистра памяти, информационные входы которого поразрядно соединены с выходами блока памяти, информационные входы которого соединены поразрядно с выходами первого счетчика импульсов и также поразрядно с информационными входами первого регистра памяти, сход управления - с выходом четвертого блока задержки и входом пятого блока задержки, а адресные входы - поразрядно с выходами коммутатора, управляющий вход которого соединен с выходом третьего формирователя импульсов и входом четвертого блока задержки, входы первой и второй групп информационных входов - поразрядно с выходами соответственно второго и третьего счетчиков импульсов, входы установки которых соединены с шиной начальной установки и с R-входом второго триггера, S-вход которого соединен с выходом четвертого дешифратора, входы которого поразрядно соединены с выходами третьего счетчика импульсов, счетный вход которого соединен со счетным входом второго счетчика импульсов и с выходом второго формирователя импульсов, вход которого соединен с выходом инвертора, вход которого соединен с входом третьего формирователя импульсов, причем выходы второю регистра соединены с входами второй группы входов блока сравнения кодов.

Изобретение относится к импульсной технике и может быть использовано для до- пускового контроля длительности импульсов в устройствах автоматики, телемеханики и передачи дискретных сигналов. Селектор импульсов по длительности содержит генератор 1 тактовых импульсов, элементы И 2 и 10, счетчики 3. 19 и 20 импульсов, инвертор 4, дешифраторы 5 - 7 и 18, формирователи 8, 21 и 22 импульсов, выходные шины 11, 15 и 16, триггеры 12 и 32, блоки 13 и 23 - 25 задержки, сумматор 14 по модулю два, входную шину 17, коммутатор 26, блок 27 памяти, регистры 28 и 29 памяти, блок 30 сравнения кодов, группу 31 элементов И, выходную информационную шину 33, шину 34 управления, шину 35 начальной установки. Обеспечение возможности сравнения длительности текущего импульса и длительности предыдущего импульса, отстоящего от текущего на заданное число импульсов, позволяет расширить функциональные возможности устройства. 3 ил. 4-1 fe 4j ел 00 00 о о ю