Фазовращатель Советский патент 1988 года по МПК G01R25/04 

О)

ел

Изобретение относится к радиотехнике и может быть использовано для построения устройств точной задержки импульсов, используемых устройств в системах фазовой автоподстройки.

Цель изобретения - повышение быстродействия установки различных знйчеНИИ фазовых сдвигов.

На фиг.1 изображена структурная п

схема фазовращателя; на фиг.2 - структурная схема второго коммутатора.

Фазовращатель содержит опорный генератор I, генератор 2 импульсных последовательностей, первый коммута- тор 3, блок 4 временной привязки,триг гер 5, первьй регистр 6, второй коммутатор 7, сумматор,8, буферньШ регистр 9, выходную клемму 10, входные клеммы 11.1-11.П К,од числа сдвигов 20 первую 12 и вторую 13 входные (управ- ляющие) клеммы управления сигналов, второй триггер 14, элемент И J5 и линию J6 задержки,

Второй коммутатор 7 содержит п jS элементов 2И-ИЛИ-НЕ 37,J-.17,n и п элементов 2И-НЕ J8,J-38,n.

Выход опорного генератора .1 соединен с входом генератора 2 импульсных последовательностей, .выходы которого jg соединены с информационнь1ми входами первого.коммутатора 3, выход которого соединен с выходной клеммой 10 фазовращателя и с первым входом блока 4 временной привязки, второй вход которого соединен с клеммой J2 первого управляющего входа фазовращателя

и с объединенными тактовым входом

триггера 5 и тактовым входом первого регистра 6, прямые и инверсные выходы которого соединены с соответствующими первыми и вторыми входами второго коммутатора 7,выходы которого соединены с соответствующими вторыми входами сумматора 8, выходы KOTopJ-ix соединены,с с соответствующими информационными входами буферного регистра 9, управляющий вход которого соединен с объединенными выходом блока 4 временной привязки и входом установки первого регистра 6 в нулевое состояние. Первый и второй управляющие входы второго коммутатора 7 соединены соответственно с прямым и инверсным выходами триггера 5, информационный .вход которого соединен с клеммой J3 второго-

управляющего вхо да фазовращателя,Инверсный выход триггера 5 соединен с

входом пере.носа младшего разряда вто35

40

п

0 S

g

с

5

0

рого входа сумматора 8, Выходы буферного регистра 9 соединены с соответствующими управляющими входами первого коммутатора 3 и соответствующими первыми входами сумматора 8. Информационные входы первого регистра 6 соединены с входными кле ммами 1 . 3 - 1,п фазовращателя.

В блока 4 временной привязки S- Вход второго триггера 14 соединен с в.торым входом блока 4, а прямой выход второго триггера J4 соединен с первым входом элемента. И 15, второй вход которого соединен с первым входом блока 4 временной привязки. Выход элемента И 15 соединен с входом пинии 16 задер жки, выход которой соединен с выходом блока 4 и R-входом второго триггера. J4, .

Во втором коммутаторе 7 выходы элементов 2Й-2ИЛИ-НЕ J7.J-J7.n соединены с объединеннь1ми первыми и вторым входами соответствующих элементов 2И-НЕ 18.1-18.п, выхода которых соединены с выходами второго коммутатора 7. Первые входа элементов 2И-2ИЛИ- НЕ 17.1-17.П соединены с первой группой входов коммутатора 7. Вторые вхо- ды элементов 2И-2ИЛИ-НЕ 17.1-17,п объединены и соединены с вторым управляющим входом коммутатора. Третьи входы элементов 2И-2ИЛИ-НЕ 17.1-17.П соединены со второй группой входов второго коммутатора .7. Четвертые входы элементов 2И-2ИЛИ-НЕ 17.1-Г7.П объединены между собой и соединены с первым управляющим входом второго коммутатора 7.

Фазовращатель работает следующим образом,

В исх.одном состоянии первьй регистр 6 находится в нулевом состоянии, при котором на его прямых и инверсных выходах в каждом разряде соответственно присутствует потенциал логического нуля (логического О) и потенциал логической единицы (логической 1).

Триггер 5 в исходном состоянии находится в положении, при котором на его прямом и инверсном выходах присутствуют соответственно потенциалы логической 1 и логического О. При этом сигнал логической 1, поступающий на первый управляющий вход второ- . го коммутатора 7, обеспечивает в исходном состоянии подключение прямых выходов первого регистра 6 к соответствующим входам второго слагаемого сумматора 8. Код числа (О...000) с прямых выходов первого регистра б , через второй коммутатор 7 поступает на входы второго, слагаемого сумматора 8. Буферный регистр исходном состоянии находится в нулевом состоянии, при котором на его выходах в Q каждом разряде присутствует сигнал ; ; логического О (код чипа 0...000). Следовательно, на выходах разрядов суммы сумматора 8 формируется код (0.,.000). Второй триггер 14 блока 4 15 временной привязки находится в состоянии, при котором на его прямом выходе присутствует сигнал логического элемент И 15 по первому входу оказывается запертым. Тактовые им- 20 пульсы с выхода опорного генератора J поступают на вход генератора 2 им-. пульсных.последовательностей, имеющего N выходов, на каждом из которых формируется последовательность импуль-25 сов с длительностью Т импульсов и периодом TO следования. Временной сдвиг каждой последовательности относительно предыдущей равен Т рого слагаемого сумматора 8, В сумматоре 8 осуществляется суммирование кодов двух чисел: кода К (0000) с 1выходов буферного регистра 9 и кода ik t0001)t При этом на вход переноса младщего разряда сумматора 8 подан |сигнал логического О с инверсного ;выхода 5, В результате сум- мирования на выходах суммы сумматора 8 формируется код К числа, равный

К,

Кд © К,где

ф означает суммиTO/N.

рование кодов по модулю два. Суммиро- вание в сумматоре 8 осуществляется па раллельно, т.е. суммируются все pas- ряды чисел.одновременно.

Следовательно, на входах буферного регистра 9.присутствует код К числа, которому соответствует последовательность импульсов с выхода генератора 2 импульсных последовательностей сдвинутая вправо относительно имеющейся последовательности по дискрету TQ:, . Одновременно с этим управляющий сигнал с первой управляющей клемь ы фазовращателя поступает на второй вход блока 4 временной привязки и далее на S-вход второго триггера 14 и переводит его в единичное состояние.

35

Последовательность, пропускаемая пер- JQ при котором сигнал логичесткой 1 вьп4 коммутатором 3 на клемму 10 фазо- яращателя, определяется состоянием буферного регистра 9, которое изменяется каждый раз, когда на управляющий вход буферного регистра 9 с выхода блока 4 временной привязки поступит управляющий сигнал В исходном состоянии первый коммутатор 3 подключает на клемму 10 фазовращателя последовательность импульсов, которой соответ-д у тановки в нулевое состояние первого ствует код Кр (О,,,000) иа управляющих входах первого коммутатора 3, Предположим,что на первую управляющую клемму 12 фазовращателя поступас его прямого выхода поступает иа пер вый вход элемента И 15, В результате этого элемент И 15 по первому входу оказывается открытым. Если в это. вре мя на первый вход блока 4 временной привязки подан сигнал с выхода первого коммутатора 3, то данный сигнал п ступает через элемент И 15 на вход .линии 16 задержки и далее на вход усрегистра 6 и на управлякнций вход буферного регистра 9. Величина задержки ,, линии 16 задержки определяется

f( ,временем переходных процессов в перет управлякяций сигнал, сопровождаёмьй g вом регистре 6, втором коммутаторе 7

50

Кодом К (0001) на группе входов Код числа сдвигов на входных клеммах 11,1-Н.п и сигналом Плюс (логическая 1) на вторую управляющую клемму 13 фазовращателя. По фронту этого сигнала код К записывается в первый регистр 6, Состояние триггера 5, а следовательно, и второго коммутатора 7 остается без изменения, -f так. как на информационный вход триг- -, гера 5 поступает сигнал логической . Двоичный- код К, числа с прямых выходов первого, регистра 6 через второй коммутатор 7 поступает .на входы втои сумматоре 8, т.е,

Jg - задеряжа по вре«и 2в

S

где 1, и 7 и мени каждого блока с соответствукицим ему номером. Наличие разрешающего по тенциала от второго триггера 14 на первом входе элемента И 15 обеспечивает прохождение первого импульса по следовательности через линию 16 за,- -. держки на управляющий вход буферного регистра 9. Фронт этого импульса через время. осуществляет запись кода сумматора 8 в буферный регистр 9, Благодаря этому на выход фазовращателя начинает проходить последовательрого слагаемого сумматора 8, В сумматоре 8 осуществляется суммирование кодов двух чисел: кода К (0000) с 1выходов буферного регистра 9 и кода ik t0001)t При этом на вход переноса младщего разряда сумматора 8 подан |сигнал логического О с инверсного ;выхода 5, В результате сум- мирования на выходах суммы сумматора 8 формируется код К числа, равный

К,

Кд © К,где

ф означает суммирование кодов по модулю два. Суммиро- вание в сумматоре 8 осуществляется параллельно, т.е. суммируются все pas- ряды чисел.одновременно.

Следовательно, на входах буферного регистра 9.присутствует код К числа, которому соответствует последовательность импульсов с выхода генератора 2 импульсных последовательностей сдвинутая вправо относительно имеющейся последовательности по дискрету TQ:, . Одновременно с этим управляющий сигнал с первой управляющей клемь ы 2 фазовращателя поступает на второй вход блока 4 временной привязки и далее на S-вход второго триггера 14 и переводит его в единичное состояние.

35

JQ при котором сигнал логичесткой 1 тановки в нулевое состояние первого

с его прямого выхода поступает иа первый вход элемента И 15, В результате этого элемент И 15 по первому входу оказывается открытым. Если в это. время на первый вход блока 4 временной привязки подан сигнал с выхода первого коммутатора 3, то данный сигнал по- ступает через элемент И 15 на вход .линии 16 задержки и далее на вход успри котором сигнал логичесткой 1 тановки в нулевое состояние первого

регистра 6 и на управлякнций вход бу|, ферного регистра 9. Величина задерж ки ,, линии 16 задержки определяется

f( ,временем переходных процессов в первом регистре 6, втором коммутаторе 7

g вом регистре 6, втором коммутаторе 7

0

,

и сумматоре 8, т.е,

Jg - задеряжа по вре«и 2в

S

где 1, и 7 и мени каждого блока с соответствукицим ему номером. Наличие разрешающего потенциала от второго триггера 14 на первом входе элемента И 15 обеспечиI вает прохождение первого импульса следовательности через линию 16 за,- -. держки на управляющий вход буферного регистра 9. Фронт этого импульса через время. осуществляет запись кода сумматора 8 в буферный регистр 9, Благодаря этому на выход фазовращателя начинает проходить последователь514

ность с последующего выхода генератора 2 импульсных последовательностей, одновременно с этим фронт сигнала с выхода линии 16 задержки поступает на R-вход второго триггера 14, вход установки в нулевое состояние первого регистра 6 и устанавливает их в исходное состояние. При этом элемент И 15 блока 4 временной привяз- ки вновь закрывается по первому входу и импульсы установленной импульсной последовательности на выход блока 4 и не поступают. Следовательно, на клемму 10 фазовращателя по.ступает последовательность импульсов, временное доложение импульсов которой ока- зьшается сдвинутым на Tj,, относительно предыдущей последовательности. Если на входы Код числа сдвигов подан код К:, числа, численное значение которого соответствует номеру импульсной последовательности с (N-l)-ro выхода генератора 2 импульсных последовательностей, то при управляющем сиг- нале Плюс на второй управляющей Iклемме 13 фазовращателя, на его выход проходит последовательность,временное положение импульсов которой сдвинуто относительно предыдущей по- следовательности на временной интервал, равный (N-1)T(,, . При этом время перестройки, как и в предыдущем случае, не превышает 2Тд, с момента по- :ступления первого импульса предыдущей 1последовательности,

I Пусть на первую управляющую клем- |му 12 фазовращателя поступает управляющий сигнал , сопровождаемьй кодом K j(lOOl) «а группе входов Код числа |сдвигов (на выходных клеммах 11,1- Jll.n) и сигналом Минус (логичес- Кий о) на второй клемме 13 фазовращателя. По фронту сигнала на клем- 4е 12 код К 5 записывается в первый р Гистр 6. Одновременно с этим триггер 5 устанавливается в нулевое состояние, при котором на его прямом и инверсном выходах устанавливаются

Сигналы логического О и логической соответственно. Эти сигналы поступают на первый и второй управляющие входы второго коммутатора 7. Помимо этого сигнал логической J с Инверсного выхода триггера 5 поступает на вход переноса младшего разряда второго слагаемого сумматора 8. В результате этого второй коммутатор 7 Подключает к соответствующим входам

5 0 5 о

0 5

0

5

4 . .6

второго слагаемого сумматора b инв ёр- сные выходы первого регистра 6, т.е. на входы второго слагаемого сумматора 8 подается обратный код К (ОНО). Этот код суммируется с учетом единицы в младшем разряде второго слагаемого с кодом числа, например равного К, значение которого определяет фа- зовьй сдвиг в фазовращателе до момента перестройки. На В1ыходах суммы сумматора 8 формируется код К числа, равный Kj Kj® К 4, Пусть коду К числа с выходов буферного регистра 9 соответствует число 13 (в двоичном коде JJJ), а коду числа сдвига Kj - число 9 (в двоичном коде JOOJ),Обратный код Kg числа равен числу 6 (в двоичном коде 01JO), С учетом единицы в младшем разряде второго слагаемого сумматора 8 дополнительный код Кзде„равен числу 7 (в двоичном коде OJJ1), В результате суммирования кодов Кздо„и К на выходах суммы сумматора 8 имеем Ш ® 0111 0110, что соответствует числу 6, т.е, на выходах суммы будет сформирован код числа KJ, которому соответствует импульсная последовательность с шестого выхода генератора 2 импульсных последовательностей. Данная импульсная последовательность относительно имеющейся последовательности на клеммеJО фазовращателя будет сдвинута на девять дискрет Тр, влево. Одновременно с этим сигнал с первой управляющей клеммы 12 фазовращателя поступает на второй вход блока 4 временной привязки и далее на R-вход второго триггера 14 и переводит его в единичное состояние. Сигнал логической J с прямого выхода второго триггера J4 поступает на первый вход элемента И 15 и открывает его по первому входу,При поступлении первого импульса имегацей- ся последовательности на клемме 10 фазовращателя на первый вход блока 4 временной привязки данный импульс че- рез элемент И 15 поступает на вход линии 16 задержки. Через выхода линии J6 задержки импульс поступает на управляющий вход буферного регистра 9, на вход установки первого , гистра 6 в исходное (нулевое) состояние и на R-вход второго триггера J4 в блоке 4 временной привязки. Фронт этого импульса осуществляет запись кода К на выходах суммы сумматора 8 в буферный регистр 9 и устанавлива714065148

ет первый регистр 6 и второй триг- В то же время сигнал логической гер 14 в исходное (нулевое) состоя-поступающий на четвертый вход i-ro ние. В результате записи кода Kj вэлемента, разрешает прохождение сиг- буферный регистр 9 на его выходах нала логической 1, поданного на . устанавливается новое значение кодатретий вход логического элемента управления на управляющих входах пер-2И-2ИЛИ-НЕ 17.i. Следовательно, на вого коммутатора 3. Коммутатор 3 ввыходы элементов 17,-J7.n будут соответствии со Значением кода Kgпроходить сигналы логической J и подключает шестой выход генератора 2 юлогического О со второй группы вхо- импульсных последовательностей к клем-дов. Если на второй и первый управ- ме 10 фазовращателя. Следовательно,ляющие входы KOMMyTatopa поданы сиг- на клемму 10 фазовращателя поступаетналы соответственно логического О последовательность импульсов, времен-и логической 1, то к выходам ком- ное положение импульсов которой сдви- 15мутатора будет подключена лервая груп- нуто на 9Tj,, дискрет влево относитель-па входов. Элементы 2И-НЕ J8.J-J8.n но предыдущей последовательности,формируют сигналы,, которые поступают Вместе с тем второй триггер 14 сов-соответственно на первую или вторую местно с элементом И J5 запрещает :группу входов второго коммутатора 7, прохождение импульсов вновь устанавг. 20Таким образом, в зависимости от сиг- ливаемой импульсной последовательное-налов логической 1 и логического ти на вход блока 4 временной привяз- О на первом и втором управляющих ки. Время отработки фазового сдвигавходах второго коммутатора 7; к выхо- фазовращателем, как и в вьпперассмот-дам последнего будет подключена пер- ренных случаях, не превышает времен- 25вам или вторая группа входов, ной интервал 21, с момента поступле- ния первого импульса предыдущей по- Повьшение быстродействия фазовра- следовательности.щателя достигается тем, что требуеТаким образом, во всех случаях об-мьй фазовый сдвиг, определяемый чисработка фазового сдвига заканчивает- золенным значением кода числа сдвигов

ся переходом на нужную последователь-относительно идущей импульсной посленость генератора 2 импульсных после- довательности, которой соответствует

довательностей,;однако зтот переходкод предыдущего фазового сдвига, усосуществляется за временной интервал,танавливается не путем последователъне превьшающий 21 при любом значенииного подключения следующих или предыкода числа сдвигов на входных клем-дущих импульсных последовательностей,

мах 11.1-11.П фазовращателя.в зависимости от направления сдвига.

Второй коммутатор 7 работает еле-а путем параллельного суммирования

дующим образом.по модулю два в сумматоре 8 кода треПервые входы элементов 2И-2ИЛИ-НЕ Qбуемого числа сдвигов и кода,опреде17.1-17.П образуют первую группу вхо-ляющего предыдущий фазовый сдвиг, дов, а третьи входы - вторую группу

входов второго, коммутатора 7. Пусть Таким образом, время необходимое на первый и второй управляющие входыдля установки фазового сдвига на од- второго коммутатора 7. поданы соответ-ну дискрету, в фазовращателе в 1,5ра- высокий и низкий .уровни на- за меньше, чем в базовом объекте пряжения, т,е, сигналы логическая (прототипе), а время установки мак- и логический О. В зтом случае намимального фазового сдвига на два повтором и четвертом входах каждогорядка меньше, чем в базовом объекте, i-ro (i l,...n) элемента 17.1 С ростом значения N установка фазовых 2И-2ИЛИ-НЕ будут присутствовать соот-сдвигов в фазовращателе осуществляет- ветственно сигналы логической 1 ися значительно быстрее по сравнению логического О. Сигнал логическогос базовым объектом. Кроме того,время О на втором входе каждого i-ro эле-установки фазовых сдвигов не завимента 2И-2ИЛИ-НЕ 17,i запрещает про-сит от величины устанавливаемого фа55

хождение на его выход высокого уров-зового сдвига и определяется только

ня напряжения (логической J), по-быстродействием используемых элеменступающего на первый вход элементатов, т.е. только выбором элементной

2И-2ИЛИ-НЕ 17,i,базы.

Формула изобретений

J, фаэоврацателъ, содержап ий по ; следовательно соединенные onopHtiift iгенератор и генерагор импульсных по- i следовательностей, выходы которого со единены с информационными входами iпервого коммутатора, выход которого ; соединен с выходной клеьшой фазовра- Iщателя и с первым входом блока вре |менной привязки второй вход которо- I го соединен с входной клеммой перво- .|ГО управляющего сигнала фазовращателя первый триггер, второй коммутатор и буферный регистр, о т л, и ч а .ю щ и и с я тем, что с целью по- вьшения быстродействия установки раз- |личуых значений фазовых сдвигов, в |него дополнительно введены первый регистр я сумматор, выходы которого |срединены с соответствующими информа- |ционными входами буферного регистра, |выходы которого соединены поразрядно

выход блока временной привязки соединен с объединенными управляющими входами буферного регистра и входом установки первого регистра в нулевое состояние, тактовый вход которого cor единен с объединенными вторым входом блока временой привязки и тактовым входом первого триггера, информацнонный вход которого соединен с клеммой второго управляющего сигнала фазовр а- щателя, при этом прямой и инверсный выходы первого триггера соединены соответственно с первым и вторым управляющими входами второго коммутатора, причем вход переноса младшего разря да вторых информационных входов сумматора соединен с инверсным выходом первого триггера.

2. Фазовращатель по п.1, о т л и - чающ.ий-ся тем, что блок временной привязки содержит второй триг гер, элемент И и линию задержки, вы

Изобретение может быть использовано для построеиия устройств точной задержки импульсов. Цель изобре- тения - повышение быстродействия установки различных значений фазовых сдвигов. Фазовращатель содержит опорный генератор 1, генератор 2 импульсных последовательностей, коммутатб- ры 3 и 7, блок 4 временной привязки, триггеры 5 и 14, регистры 6 к 9, элемент И 15, линию 16 задержки. Требуе- мьй фазовый сдвиг, определяемый численным значением кода числа сдвигов относительно идущей импульсной последовательности, которой соответствует код предьщущего фазового сдвига, ус- .танавливается не путем последовательного подключения следующих или предыдущих импульсных последовательностей, в зависимости от направления сдвига, а путем параллельного суммирования по модулю два в сумматор 8 кода требуемого числа сдвигов и кода, определяющего предьщущий фазовый сдвиг.Время установки фазовых сдвигов не зависит от величины устанавливаемого фазового сдвига и определяется только быстродействием используемых злемен- тов, т.е. выбором элементной базы. 1 з.п. ф-лы, 2 ил. с (Л

|с соответствунлцими управляющими вхо- 25 ход которой соединен с выходом блокА

дами первого коммутатора и первыми Информационными входами сумматора, |в горые информационные входы которого Соединены с соответствующими выходавременной привязки, при этом прямой выход второго триггера соединен с первым входом элемента И, второй вход которого соединен с первым входом бло- и второго коммутатора, первые и вто- зо временной привязки, а выход ле- ые входы которого соединены соответ- мента- И соединен с входом линии за- Ьтвенно с прямыми и инверсными выхода- держки, S-вход второго триггера сое- Йи первого регистра, информационные дннен с вторым входом блока временной- ходы которого соединены с входными привязки, а R-вход - с выходом ли леммами входов

Код числа сдвигов.

ЗР

НИИ задержки.

ЗР

НИИ задержки.

.

П