Устройство для измерения спада плоской части импульса Советский патент 1988 года по МПК G01R29/02 

(Л

4

о

Од ел

со

Изобретение относится к электроизмерительной технике и может быть использовано при разбраковке изделий электронной техники по величине спада плоской части прямоугольных испытательных импульсов, а также при измерении величины скорости спада выходного напряжения аналоговых запоминающих устройств.

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения возможности измерения величины спада плоской части прямоугольного импульса и скорости спада выходного напряжения аналогового запоминающего устройства, а также упрощение устройг- ства.

На фиг. 1 приведена структурная - схема предлагаемого устройства; на фиг. 2 - структурная схема блока синхронизации, используемого для измерения величины спада /плоской части импульса; на фиг. 3 - структур-, ная схема блока синхронизации, используемого для измерения скорости спада выходного напряжения АЗУ; на Фиг. А - диаграммы напряжений, поясняющие работу устройства при измерении величины спада плоской части импульса; на фиг. 5 - диаграммы напряжений, поясняющие работу устройства при измерении скорости спада выходного .напряжения АЗУ.

Устройство содержит (фиг. 1) блоки 1 и 2 памяти, дифференциальный уси литель 3 и блок 4 синхронизации, причем вход блока 4 синхронизации является входом устройства, первьй и второй выходы блока 4 соединены соответственно с первым и вторым входом блока 1 памяти, выход которого соединен с первым входом дифференциального усилителя 3, первый и третий выходы блока 4 синхронизации соединены соответственно с первым и вторым выходами блока 2 памяти, выход которого соединен с вторым входом дифференциального усилителя 3, а его выход является выходом устройства. В качестве блоков 1 и 2 памяти могут быть использованы микросхемы КРПООСКЗ с дополнительными элементами обратной связи и запоминающими конденсаторами. Дифференциальный усилитель 3 может быть выполнен на операционном усилителе, например. К140УД14, с соответствующими резисторами обратной связи. Блок 4

0

5

0

5

0

5

0

5

0

5

синхронизации, используемый для измерения спада плоской части импульса (фиг. 2), содержит формирователи 5 и 6 импульсов и блок 7 регулируемой задержки, причем вход устройства соединен с входом формирователя 5 им- . I пульса и является первым выходом блока 4 синхронизации, выход формирователя 5 является вторым выходом блока 4 синхронизации и соединен с входом блока 7, выход которого соединен с входом формирователя 6 импульса, выход которого лвляется третьим выходом блока синхронизации.

Формирователи 5 и 6 импульса могут быть построены на базе интегральных таймеров КР1006ВИ1, включенных в режиме одновибратора. Длительность импульсов, формируемых этими таймерами, должна быть- больше времени выборки используемых в качестве блоков памяти микросхем КРПООСКЗ.

Блок 7 регулируемой задержки может содержать формирователь импульсов по фронту входного сигнала на микросхеме К155ЛАЗ и RC-цепочке, выход которого соединен с входом одно- вибратора на таймере КР1006ВИ1,длительность импульса в котором регулируется переменным резистором, выход одновибратора соединен с входом формирователя импульсов по спаду входного сигнала на микросхеме К155ЛАЗ и RC-цепочке.

Блок 4 синхронизацииI используемый ддя измерения скорости спада выходного напряжения АЗУ (фиг. 3), содержит генератор 8 импульсов, счетчик 9, дешифратор 10 и измеряемое АЗУ 11, причем вход устройства соединен с первым входом АЗУ 11, выход которого является первым выходом блока 4 синхронизации, выход генератора 8 соединен с входом счетчика 9, выход к оторого соединен с входом дешифрато- ра, первый выход которого соединен с вторым входом АЗУ 11, а второй и третий выходы являются соответственно вторым и третьим выходами блока 4 синхронизации.

Генератор 8 импульсов может быть выполнен на микросхеме К155ЛАЗ с использованием кварцевого резонатора. Дпя счетчика 9 можно использовать микросхему К155ИЕ5. Дешифратор 10 мо- ж€;т быть построен на микросхеме К155ИДЗ с использованием микросхемы

К155ЛН1 для инвертирования выходных сигналов.

Устройство работает следующим образом.

Перед измерением величины спада плоской части прямоугольного импульса с помощью блока, 7 регулируемой задержки устанавливается задержка между импульсами, вырабатываемыми формирователями 5 и 6, равная длительности исследуемого прямоугольного импульса (фиг. 4). На вход устройства подают исследуемый прямоугольный импульс, имеющий начальную ам- плитуду и., которая спадает к моменту окончания импульса до величины Ug (фиг. 4а). Исследуемый прямоугольный импульс поступает на информационные входы блоков 1 и 2 памяти. На вход управления блока 1 памяти в мо- времени t подается .импульс выборки, вырабатываемый формирователем 5 импульса (фиг. 4в). После окончания импульса выборки на выходе блока 1 памяти фиксируется напряжение Ид (фиг. 4и).Перед окончанием исследуемого импульса на вход управления блока 2 памяти в момент времени t;2 подается импульс выборйи, вырабатьшае- мый формирователем 6 импульса (фиг. 4г). В результате на выходе блока 2 памяти фиксируется напряжение Ug (фиг. 4к). С выходов блоков 1 и 2 напряжения.ид и. Uj поступают на входы дифференциального усилителя 3 и на его выходе устанавливается напряжение dUc (фиг. 4л), равное разности напряжений U и Ug dUc UA-UB.

Таким образом, на выходе устройства после окончания иccлeдye foгo импульса устанавливается напряжение JU(., равное величине спада плоской час;.ти прямоугольного импульса.

При измерении скорости спада выходного напряжения АЗУ используется блок 4 синхронизации, представленный на фиг. 3. На информационный вход измеряемого АЗУ 11 подается постоянное напряжение UD (фиг. 5а). Генератор 8 импульсов вырабатывает тактовые им- пульсы, которые преобразуются с помощью счетчика 9 и дешифратора 10 в импульсы выборки для блока 1 памяти (фиг. 5в), блока 2 памяти (фиг. 5г) и для измеряемого АЗУ 11 (фиг. 5д). В момент времени- t, на вход управления измеряемого АЗУ 11 подается им

Q 5 0 5

0

5

0

5

0

5

пульс выборки (фиг. 5д), на выходе измеряемого АЗУ 1I устанавливается напряжение (фиг. 5б)

Ul-U.- lUc/nt,

где Uj. - напряжение смещения измеряемого АЗУ i1, В момент времени tj импульс выборки измеряемым АЗУ 11 прекращается и напряжение на его выходе начинает уменьшаться вследствие тока утечки ключа до прихода следующего импульса выборки. Следующий импульс выборки измеряемым АЗУ 11 подают в момент времени t,., к этому моменту времени напряжение на выходе измеряемого АЗУ 11 приобретает значение Uj. Таким образом, для определения скорости спада выходного напряжения, измеряемого АЗУ 11, требуется определить разность напряжений

за фиксированный интервал времени , который выбирается, как правило, кратным 1, 10, 100 и т.Дi Например, Т мс, 10 мс или 100 мс. Для определения величины изменения выходного напряжения , измеряемого АЗУ 11,на вход управления .блока 2 памяти в момент времени tj, подают импульс выборки (фиг. 5г), а на вход управления блока 1 памяти подают импульс выборки в момент времени t (фиг. 5в), в результате чего в блоке 2 памяти запоминается напряжение U (фиг.Зк), . которое присутствовало на выходе измеряемого АЗУ 11 в момент времени t-j, а в блоке 1 памяти запоминается на- ; пряжение U (фиг. 5и),которое присутствовало на выходе измеряемого АЗУ 1 1 в момент времени t j. Напряжения с выходов блоков 1 и 2 поступают на входы дифференциального усилителя 3, где определяется разность этих напряжений и и и, -и 1 (фиг. 5л) .

1 .

Скорость спада выходного напряжения АЗУ будет равна

АИ

и.8ых,т(р т где ли - напряжение на выходе дифференциального усилителя; T t5-tj - интервал времени между окончаниями импульсов выборки блоков 1 и 2.

Таким образом, в конце измерения на выходе- предлагаемого устройства устанавливается напряжение, пропорциональное скорости спада выходного напряжения, измеряемого АЗУ 1 Г,

и,

Bxffff

гл

Изобретение может быть использовано .при разбраковке изделий электронной техники по величине спада плоской части прямоугольных испытательных импульсов и прИ измерении величины скорости спада выходного напряжения аналоговых запоминающих устройств. Устройство для измерения спада плоской части импульса содержит блоки 1,2 памяти, дифференциальный усилитель 3 и блок 4 синхронизации. В описании изобретения даны две структурные схемы блока 4 синхронизации в зависимости от функциональной предназначенности устройства. Устройство просто по к-онструкции. 2 з.п. ф-лы, 5 ил.