Распределитель тактовых импульсов Советский патент 1988 года по МПК H03K17/62 H03K5/156 

SvtnSufl ,. ttii.n-t

а

О5

«м в

фиг.

п rt

10

15

1.1411966

Изобретение относится к импульс- ifofi технике и может быть использовано 1 переключающих устройствах, служащих последовательной ньдани сигналов ijio каналам по замкнутому циклу, I Цель изобретения - повышение на- ;|1;ежности и быстродействия.

На фиг. 1 представлена функциональная схема предлагаемого распределителя; на фиг. 2 - функциональная схема одного из вариантов построения (юрмирователя четных и нечетных так- импульсов; на фиг. 3 - временная диаграмма работы распределителя.

Распределитель содержит (фиг. 1) гервый 1, второй 2, третий 3, четвертый 4 .дешифраторы, первый 5, второй 6, третий 7 и четвертый 8 счетчики, пер- зый 9, второй 10 и третий 11 тригге- 20 :)ы, первый 12, второй 13, третий 14, четвертый 15, пятый 16, шестой 17 и :едьмой 18 элементы И, первый 19 и зторой 20 элементы ИЛИ и формирователь 21 четных и нечетных тактовых Импульсов, шину 22 синхроимпульсов и Ьину 23 исходного состояния. I Формирователь 21 четных и нечетных тактовых импульсов содержит (фиг.2) два счетных триггера 24 и 25 тактов инвертор 26, первый 27 и второй 28 элементы И.

i Выходы счетчиков 5 и 6 соответст- венно соединены с входами дешифраторов 1 и 2, вход формирователя 21 соединен с шиной 22, выход нечетных им- ульсов соединен с первыми входами элементов И 12, 14, 16 и 17, выход чё.тных синхроимпульсов - с первыми входами элементов И 13 и 15, вход сброса формирователя 21 соединен с шиной 23, R-входом триггеров 9-11 через элемент ИЛИ 20 - с R-входами счетчиков 5 и 6, через элемент И 18 - с R-входами счетчиков 7 и 8, причем вторые входы элементов И 12 и 13 соединены с вторым входом элемента .И 17 и инверсным выходом триггера 11, прямой выход которого соединен с вторыми входами элементов И 14 и 16, вы25

30

35

40

45

выход которого соединен со счетным входом счетчика 6, а счетный вход счетчика 5 соединен с выходом элем та И 12, при этом выход элемента И соединен с S-входом триггера 9, вы ход элемента И 16 - с S-входом три гера 10, выход которого соединен с вторым входом элемента И 15, выход которого подсоединен к счетному вх счетчика 8, выходы которого соедин с входами дешифратора 4, выходы ко рого являются дополнительными выхо ми распределителя,последний выход шифратора 1 соединен с вторыми вхо ми элемента И 19, элемента II 18, в рым R-входом триггера 10, а выход элемента ИЛИ 19 соединен со счетны входом триггера 11.

Распределитель работает следующ образом.

Перед началом работы сигнсшом с шины 23 (Исх.) все элементы памяти распределителя устанавливаются в и ходное состояние. Фор мир она тешем 2 импульсов формируется последовател ность нечетных (Т1) и четных (Т2) товых импульсов.. Первый 12 и второ 13 элементы И открыты сигналом с н левого выхода третьего триггера 11 и нечетные тактовые импульсы (Т1) сч таются первым счетчиком 5, а четны (Т2) - вторым счетчиком 6. Состоян сигналов на выходах указанньк счет ков дешифруются дешифраторами 1 и 2, которые являются выходными си налами распределителя. Задний фрон сигнала на последнем выходе группы устанавливает третий триггер 11 в тояние 1, закрывая элементы И 12 и 13 и открывая соответствую11 е эл менты И 14 и 15. Первый триггер 10 разносит во времени включение счет чиков 7 и 8 от отключения счетчико и 6 на длительность периода следов ния импульсов, устраняя этим перех ные процессы и явления гонок Далее работа схемы для счетчиков 7 и 8 и дешифраторов 3 и 4 повторяет цикл, указанный для первой группы,

ход элемента И 14 - со счетным вхо- устройство далее переключается на

0

5

0

5

0

5

0

5

выход которого соединен со счетным входом счетчика 6, а счетный вход счетчика 5 соединен с выходом элемента И 12, при этом выход элемента И 17 соединен с S-входом триггера 9, выход элемента И 16 - с S-входом триггера 10, выход которого соединен с вторым входом элемента И 15, выход которого подсоединен к счетному входу счетчика 8, выходы которого соединены с входами дешифратора 4, выходы которого являются дополнительными выходами распределителя,последний выход дешифратора 1 соединен с вторыми входами элемента И 19, элемента II 18, вторым R-входом триггера 10, а выход элемента ИЛИ 19 соединен со счетным входом триггера 11.

Распределитель работает следующим образом.

Перед началом работы сигнсшом с шины 23 (Исх.) все элементы памяти распределителя устанавливаются в исходное состояние. Фор мир она тешем 21 импульсов формируется последовательность нечетных (Т1) и четных (Т2) тактовых импульсов.. Первый 12 и второй 13 элементы И открыты сигналом с нулевого выхода третьего триггера 11 и нечетные тактовые импульсы (Т1) считаются первым счетчиком 5, а четные (Т2) - вторым счетчиком 6. Состояния сигналов на выходах указанньк счетчиков дешифруются дешифраторами 1 и 2, которые являются выходными сигналами распределителя. Задний фронт сигнала на последнем выходе группы устанавливает третий триггер 11 в сос тояние 1, закрывая элементы И 12 и 13 и открывая соответствую11 е элементы И 14 и 15. Первый триггер 10 разносит во времени включение счетчиков 7 и 8 от отключения счетчиков 5 и 6 на длительность периода следования импульсов, устраняя этим переходные процессы и явления гонок. Далее работа схемы для счетчиков 7 и 8 и дешифраторов 3 и 4 повторяет цикл, указанный для первой группы, и

устройство далее переключается на

Изобретение относится к импульсной технике и может быть использовано в переключающих устройствах, предназначенных для последовательной вьщачи сигналов по каналам по замкнутому .циклу. Изобретение повышает надежность и быстродействие распределителя тактовых импульсов. Распределитель содержит дешифраторы 1-4, счетчики 5-8, триггеры 9-11, элементы И 12-18, элементы ИЛИ 19 и 20, формирователь 21 четных и нечетных импульсов, шину 22 синхроимпульсов и шину 23 исходного состояния. Формирователь 21 выполнен на двух счетных триггерах, инверторе и двух элементах И. Предлагаемый распределитель импульсов позволяет повысить его надежность и быстродействие. Схема построения формирователя может быть любой из известных аналогичных устройств. Работа устройства поясняется по временным диаграммам, приведенным в описании изобретений. 3 ил. . Ф (f

дом счетчика 7, выходы которого соединены с входами третьего дешифратора 3, выходы которого являются дополнительными выходами распределителя, а последующий цикл работы путем переключения первого 9 и третьего 11 триггеров .

Разнесение во времени включения

следний его выход соединен с вторыми 5 счетчиков 5 и 6 для устранения влиявходами элементов ИЛИ 19 и 20 и вторым R-входом триггера 9, а его выход - с третьим входом темента И 13,

следующий цикл работы путем переключения первого 9 и третьего 11 триггеров .

Разнесение во времени включения

счетчиков 5 и 6 для устранения влияв этом случае переходных процес- ,

ния и

сов и гонок производится первым

триггером 9. Перед распределением

импульсов каждая группа счетчиков 5, 6 или 7, 8 устанавливается в исходное, состояние соответствую1Щ1м сигналом с последнего выхода группы через элементы ИЛИ 20 или 19, т.е. работа счет чиков начинается с обязательной установки исходного состояния перед каждым циклом распределения импульсов, чем ликвидируются последствия сбоев схемы. Процесс выработки распределителем импульсов приведен на фиг, 3.

Схема формирователя 21 четных и нечетных тактовых импульсов может быть любой. Пример построения одного из вариантов схемы фор№1рователя приведен на фиг. 2. Счетные триггеры 24 и 25 тактов при помощи инвертора 26 производят счет передних и задних фронтов импульсов СИ, выходы которых, управляя элементами И 27 и 28, формируют нечетные (Т1) и четные (Т2) импульсы.

Применение распределителя позволит повысить надежность и быстродействие.

Формула изобретения

Распределитель тактовых импульсов, содержащий первый триггер, первый и второй дешифраторы и первый и второй счетчики, выходы которых соответственно соединены с входами дешифраторов, а выходы дешифраторов являются выходами распределителя, отличающийся тем, что, с целью повышения надежности и быстродействия, в него введены третий и четвертый счетчики и первый и второй дешифраторы, второй и третий триггеры, первый - седьмой элементы И, первый и второй элементы ИЛИ и формирователь четных и нечетных тактовых импульсов, вход которого соединен с шиной синхроимпульсов, а выход нечетных импульсов соединен с первыми входами первого, третьего, пятого и шестого элементов И, выход четных синхро0

импульсов - с первыми входами второго и четвертого элементов И, а вход сброса формирователя четных и нечетных тактовых импульсов соединен с 1Ш1- ной исходного состояния, R-входом первого, второго и третьего триггеров, через второй элемент ИЛИ - с R-входа- ми первого и второго счетчиков, а чеQ рез седьмой элемент И - с R-входами третьего и четвертого счетчиков, причем вторые входы первого и второго элементов И соединены с вторым входом шестого элемента И и инверсным выхоC дом третьего триггера, прямой выход которого соединен с вторыми входами третьего и пятого элементов И, а выход третьего элемента И - со счетным входом третьего счетчика, выходы которого соединены с входами третьего дешифратора, выходы которого являются дополнительными выходами распределителя, а последний его выход соединен с вторыми входами первого и второго элементон ИЛИ и вторым R-входом первого триггера, а его выход - с третьим входом второго элемента И, выход которого соединен со счетным входом второго счетчика, а счетный вход первого счетчика соединен с выходом первого элемента И, при этом выход шестого элемента И соединен с S-входом первого триггера, а выход пятого элемента И - с Б-входЪм второго триггера, выход которого соединен с вторым входом чет5 вертого элемента И, выход которого подсоединен к счетному входу четвертого счетчика, выходы которого соединены с входами четвертого дешифратора, выходы которого являются дополнительными выходами распределителя, последний вькод первого дешифратора соединен с вторыми входами первого элемента ИЛИ, седьмого элемента И, вторым R-входом второго триггера, а выход первого элемента ИЛИ соединен со счетным входом третьего триггера.

0

0

BMff

Фиг. 2

Фиъ.3