Устройство для обнаружения отказов в шаговом электроприводе Советский патент 1988 года по МПК H02P7/62 

(Л

о«

СЛ

4

Фиг./

l

ружения отказов типа обрыв. Устройство содержит блок 16 синхронизациц, логическое устройство I1, включающее реверсивный кольцевой сдвиговый ре гистр 9 и элемент 10 сравнения кодов, а также пороговые датчики 2 тока, включенные в цепь 1саждой фазы шагового двигателя (ШД) 1 и пороговые датчики 7 напряжения, подключенные параллельно каждой фазе, причем выходы датчиков тока подключены к Первым входам логических схем И 8, а выходы датчиков напряжения - к вторым входам схем И 8, выходы которых подключены к разрядным входам кольцевого реверсивного сдвигового регистра 9 и входам сравнения А элемен5AOI

та 10. Импульсы, поступающие по шине 15 тактовых импульсов , сдвигают информацию, записанную в первом такте, в регистр 9 синхронно с изменением управляющих импульсов ПЩ 1 по шинам 3-6. На элементе 10 происходит потактное сравнение эталонной информации с выходов регистра 9 и действительной информации с фаз ШД I, поступающей с датчиков 2 и 7 через логическую схему И 8. При несовпадении этой информации в случае обрыва или короткого замыкания обмоток ШД 1 ипи прекращении поступления управляющих импульсов по шинам 3-6 на выходе устройства появляется сигнал отказа, 3 ил.

Изобретение относится к электротехнике и может быть использовано в шаговом электроприводе с програмным упраапением. Цель изобретения - расширение функциональнь1х возможностей устройства для обнаружения отказов в шаговом электроприводе путем обна-

1

Изобретение относится к управлёнию электрическими машинами и может быть использовано в щаговом электроприводе с программным управлением.

Цель изобретения - расширение функциональных возможностей путем обнаружения отказов типа обрыв.

На фиг.I приведена функциональная схема устройства применительно к че- тьфехфазному шаговому двигателю с симметричной парной коммутацией; на фиг.2 - схема блока синхронизации; на фиг. J - временные диаграммы сигналов в устройстве.

Устройство для обнаружения отказов и шаговом электроприводе содержит шаговый двигатель (ШД) 1 с фазами а, Ь, с, d, в цепь каждой фазы которого включены пороговые датчики 2 тока между обмотками ШД 1 и входами 3-6 управления шаговьми двигателями, .а параллельно каждой обмотке ШД 1 включены пороговые датчики 7 напряжения, выходы которых подключены к одному из входов логической схемы И 8, к другому входу которой подключены выходы пороговых датчиков 2 тока.

Выходы логических схем И 8 подключены к разрядным входам кольцевого реверсивного сдвигового регистра 9 и входами А сравнения элемента

10 сравнения кодов, входяших в состав логического устройства 1I, выходы В сравнения элемента 10 сравнения кодов подключены к выходам ре- гистра 9, а выход элемента 10 сравнения кодов является выходом 12 устройства.

Шина 13 установки начального состояния подключена к входу разрешения записи кольцевого реверсивного сдвигового регистра 9, шина 14 реверса - к его входу реверса, а шина 15 тактовых импульсов подключена к входу блока 16 синхронизации, первый выход 17 которого подключен к входу сдвига регистра 9, а второй выход 18 - к входу разрешения сравнения элемента 10 сравнения кодов.

Пороговый датчик 2 тока содержит резистор и подключенный параллельно к нему светодиод оптрона. При протекании через резистор тока больше заданной величины падение напряжения на резисторе становится достаточным для включения светодиода оп- трона, с выхода которого сигнал поступает на схему И 8.

Пороговый датчик 7 напряжения состоит из резистора и светодиода опт0

5

0

рона, включенного последовательно с резистором. При подаче на датчик напряжения вьше заданной величины,

3lA

ток через светодиод, определяемый резистором, становится достаточным для включения светодиода оптрона, с выхода которого сигнал поступает па схему И 8.

Блок 16 синхронизапии (фиг,2) содержит два одновибратора 19 и 20 и два элемента 21 и 22 задержки, включенных последовательно.

Устройство работает следующим образом,

На ШД 1 поступают сигналы запитки обмоток, например, комбинация abed (символ без черты означает высокий потенциал, а с чертой - низкий). При этом по обмоткам а и b протекает ток и датчики 2 в этих фазах ШЛ 1 срабатывают. Падение напряжения на обмотках а и Ь включает и датчики напряжения, подключенные к этим обмоткам. Таким образом, на всех входах схем И 8, подключенных к датчикам фаз а и Ь,.присутствуют сигналы, следовательно, и на их выводах появляется сигнал. На выходах двух других схем И сигналы отсутствуют. По шине 13 установки начального состояния поступает сигнал разрешения параллельной записи на вход регистра 9. На вход блока 16 синхронизации по шине 15 тактовых импульсов поступает сигнал и, по появлению сигнала на первом выходе 17 блока 16 синхронизации происходит запись комбинации на выходах схем И 8 в регистр 9. Записанная в регистр 9 информация поступает с его выходов на входы В сравнения элемента Ю сравнения кодов, на входах А сравнения которого присутствует информация с выходов схем И 8, соответствующая состоянию запитки обмотки ШД 1.

Таким образом, комбинации на входах А и В сравнивания элемента 10 .сравнения кодов одинаковы и на выходе 12 устройства сигнал отказа отсутствует, а регистр 9 запоминает информацию, записанную с выходов схем И.В

Первоначальная запись информации производится один раз в начале работы ШД 1, Повтор записи во время работы может быть использован для коррекции запитки обмоток в результате обнаружения отказа,

Дпя осуществления вращения ШД 1 по цепям 3-6 падаются импульсы запитки обмоток и л - Ug, При этом в блок 16 синхронизации по шине 15 подаются

5401

5

0

5

0

5

0

5

0

5

тактовые импульсы U , начиная с второго импульса, Одновибратор 19 запускается сигналами, поступающими с шины 15, и вырабатывает короткий импульс, который задерживается элемен- тпм 21 задержки на время, необходимое для завершения переходных процессов в обмотках ШД 1, датчиках 2 и 7 и схеме И 8. С выхода элемента 21 задержки импульс . поступает на первый выход блока 16 синхронизации и на вход второго одновибратора 20, Последний вырабатывает короткий импульс, которьл задерживается на время, необходимое для завершения переходных процессов в регистре 9 при сдвиге или записи в него информации, и появляется на втором выходе 18 олока 16 синхронизации. Импульс с выхода 17 сдвигает информацию в регистре 9, а импульс с выхода 18 поступает на вход разрешения срав} ения элемента 10 сравнения кодов.

Вращение 1ЧД I в противоположную сторону осуществляется при формировании на входах обмоток 3-6 времен- HOI1 диаграммы импульсов, соответствующей по времени наличию сигнала по шине I4 реверса. При этом сдвиг информации в регистре 9 также реверсируется.

При отсутствии неисправностей после первого сдвигающего импульса, поступившего по шине 14 тактовых импульсов (и , второй импульс), на фазах ШД 1 появляется комбинация abed (при отсутствии сигнала реверса) , т.е, запитаны обмотки Ь и с. Срабатывают датчики, тюдключенные к этим обмоткам, и комбинация ibcd появляется на выходах схем И 8, и, следовательно, на входах А сравнения элемента 10 сравнения кодов. После второго импульса сдвига появляется комбинация abed, после третьего - abed, после четвертого - abed. Такие же комбинации появляются на выходах регистра 9 в результате синхронного с вращением ШД 1 сдвига информации, записанной в регистр 9 перед началом вращения. Информация с выхода регистра 9 поступает на входы В элемента 10, сравнения кодов. Так как на входах А и В сравнения элемента 10 сравнения одинаковые сигналы, то с приходом на его вход управления сигналов с второго выхода 18 блока синхронизации на его выходе и, следователь5I

но, на выходе 12 устройства сигнал отказа отсутствует.

При отсутствии запитки какой-либо фазы ШД I, например, но цепи 3 датчики 2 и 7, подключенные к этой фазе не вьфабатывают сигнала и на выходе соотвктствующей СХРМЫ И 8 нет сигнала, что приводит к пропаданию сигналов на соответствующем входе регистра 9. Вместо требуемой последователь ности комбинаций имеет место последовательность: в первом такте abed, во втором - abc(f, в третьем - abed, в четвертом - abed. В регистр 9 в такте запитки ШД 1 записывается код 0100, изменяющийся с приходом первого тактового импульса г блока синхронизации на код 0010. Следовательно, во втором такте на выходе регист ра 9 код 0010 не совпадает с кодом 0110, соответствующим комбинации второго такта abed на входах А элемента 10 сравнения кодов. На выходе последнего и выходе 12 устройства в этом такте появляется сигнал отказа.

Аналогичным образом устройство фиксирует и постоянную запитку-фазы ЦЩ 1. При постоянной запитке, на- . пример, фазы а требуемая последовательность комбинаций изменяется на последовательность abed, abed, abed, abed. Элемент 10 сравнения при совпадении с информацией на выходах регистра 9 вырабатывает сигнал отказа.

Неисправность типа замыкание цепи обмотки ШД I, например, фазы а приводит к тому, что пороговый датчик напряжения не вырабатывает сигг нал и соответствующая схема И 8 не включается, несмотря на присутствие сигнала с порогового датчика тока. Это приводит к появлению последовательности abed, abed, abed, abed, также отличающейся от требуемой.

Неисправность типа обрыв обмотки ШД 1, например, фазы а приводит к тому, что пороговый датчик тока не вырабатывает сигнал и соответствующая схема И 8 не включается, несмотря на присутствие сигнала с порогового датчика напряжения. Это приводит к появлению последовательности ком15А01 6

бинаций abeJ, abeJ, abed, , также отличающейся от требуемой,

Предпагемое устройство обнаруживает неисправность типа пропуск шагов, Если на обмотки ШД I по какой-либо причине в течение нескольких (хотя бы двух) тактовI . приходит одна и та же комбинация, например, abed, IQ то уже в следующем такте на выходе элемента 10 сравнения и выходе 12 устройства появляется сигнал отказа.

Устройство обнаруживает любую, от- 15 личающуюся от обусловленнрй, выдачу сигналов на обмотки ШД 1, а также короткое замыкание и обрыв в обмотке двигателя при любом алгоритме коммутации.

20

Форм у л а изобретения

Устройство для обнаружения отказов в шаговом электроприводе, содержащее

25 блок синхронизации и логический блок, включаюЕ1ИЙ в себя кольцевой реверсивный сдвиговый регистр и элемент сравнения кодов, входы которого соединены с разрядными входами записи и вы30 ходами сдвигового регистра, вход per верса которого соединен с шиной реверса электропривода, вход разрешения записи - с шиной установки начального состояния, вход сдвига - с первым выходом блока синхронизации, второй выход которого соединен с входом разрешения сравнения элемента сравнения кодов, вход - с щиной тактовых импульсов электропривода, при этом

.д выход элемента сравнения кодов является выходом устройства, отличающееся тем, что, с целью расширения функциональных возможностей путем обнаружения отказов типа об45 Рь в введены элементы 2И по чисЛу фаз двигателя, пороговые датчики тока и пороговые датчики напряжения, подключенные параллельно фазам двигателя, в цепи которых включены поg роговые датчики тока, выходы которых подключены к первым входам элементов 2И, вторые входы которых подключены к выходам пороговых датчиков напряжения тех же фаз, а выходы - к разрядным входам записи кольцевого

35

55

реверсивного сдвигового регистра.

16

L..

«

X

п пп пппппп

п пп п п п п п п

п fL

п п п п п п п

п

9аг.2

Г

L

.