Генератор кода Грея Советский патент 1988 года по МПК G06F1/02 

с/)

с

/Ул.;

I Изобретение относится к вычисли- те|льной технике и может быть исполь эа1вано в устройствах контроля и диагностики.

Целью изобретения является повышение быстродействия генератора.

На чертеже представлена функцио- н льная схема генератора кода Грея.

i Генератор содержит триггеры 1,

элементы И 2, сумматор 3 по Модулю .

I Уравнения переключений логических состояний разрядов кода Грея имеют вИд, представленный в табл. 1 (п - чЦсло разрядов, i 3 т п-1).

Под активным фронтом синхросигнал следует понимать тот фронт, при котором происходит переключение в данном разряде. В предлагаемой схе Це для первого разряда активным фрон i|oM 1 является переход , для сех остальных разрядов 1 . Отсюда ви дно., что переключение кодов на выходе генератора происходит дважды за период синхросигнала . I Уравнения переключений логических состояний разрядов для пятиразрядного кода Грея () имеют вид, представ ленньй в табл. 2.

Приведенным выражениям соответствует табл. 3.

14186862

выход j-ro ( 7 n-2) элементам подключен к счетному входу (j+2)-ro триггера, тактовые входы всех Триггеров соединены с тактовым входом генератора.

Таблица

20 30

25

Таблица 2

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах контроля и диагностики. Целью изобретения является повышение быстродействия генератора. Генератор содержит триггеры 1, элементы И 2, сумматор 3 по модулю два. Введение элементов И и сумматора по модулю два позволяет осуществить синхронное управление генератором и тем самым повысить его быстродействие. 3 табл., 1 ил.

Формула изобретения

Генератор кода Грея, содержащий п триггеров (п - разрядность кода), причем счетный вход первого триггера соединен с тактовым входом генератора, прямой выход первого триггера подключен к счетному входу второго триггера установочные входы всех триггеров соединены с установочным . входом генератора, выходы всех триггеров являются выходами генератора о тлич ающий ся тем, что, с целью повышения быстродействия, он додержит п-2 элементов И и сумматор по модулю два, причем входы i-ro (i 1 - п-3) элемента И соединены соответственно с прямым выходом (i+1)- го и инверсными выходами триггеров с первого по i-й, вхорзы (п-2)-го элемента И соединены соответственно с инверсньми выходами триггеров с первого по (п-2)-й и с выходом сумматора по модулю два, входы сумматора по модулю два соединены с прямыми выходами (п-1)-го и (п-2)-го трйггерюв

00000 00001 00011

1 - о

Продолжение табл. 3

Продолжение табл.3