Устройство для моделирования процесса программирования задач на ЭВМ Советский патент 1988 года по МПК G06N7/08 

Описание патента на изобретение SU1418741A1

(21)4195351/24-24

(22)16,02.87

(46) 23.08.88. Бюл. № 31

(75) В.П.Морозов, В.Н.Барулин,

Я.С.Дымарский и О.Е.Климова

(53)681.3 (088.8)

(56)Авторское свидетельство СССР № 1059577, кл, G 06 F 15/20, 1982.

Авторское свидетельство СССР № 1310836, кл. G 06 F 15/20, 1985,

(54)УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ПРОЦЕССА ПРОГРАМдаРОВАНИЯ ЗАДАЧ НА ЭМВ ,

(57)Изобретение относится к цифровой вычислительной технике и может

быть использовано для моделирования процесса программирования задач .для решения на ЭВМ. Цель изобретения - расширение функциональных возможностей за счет моделирования уменьшения числа ошибок при отладке программного обеспечения. Цель достигается введением в устройство элемента НЕ и группы генераторов случайных импульсов ошибок. Устройство обеспечивает возможность моделирования процесса сокращения ошибок в проектируемом программном обеспечении за счет адаптации и настройки технологического конвейера в процессе его функционирования. 1 ил.

Ф

Изобретение относится к цифровой вычислительной технике и может быть Использовано для моделирования процесса программирования задач для решения на ЭВМ.

Цель изобретения - расширение функциональных возможностей за счет моделирования уменьшения числа ошибо при отладке программного обеспечения

На чертеже приведена схема предлагаемого устройства.

Устройство содержит генератор 1 импульсов, счетчик 2 импульсов, блок 3 индикации, группу триггеров 4,группу генераторов 5 случайных импульсов ошибок, элемент НЕ 6, элемент И 7, элемент ИЛИ 8, дншифратор 9, счетчик 10 и группу элементов И 11.

Устройство работает следующим образом.

Перед началом работы устройства через его установочный вход на установочные входы всех счетчиков импульсов и на входы всех триггеров 4 поступает управляющий сигнал, обнуляющий счетчики импульсов и устанавливающий триггеры 4 в состояние 1, чем разрешается прохождение сигналов через элементы И 11.

Генератор 1 импульсов вырабатывает последовательность импульсов, моделируя последовательность кодов операторов (машинных команд) программы. Количество импульсов с выхода генератора 1 импульсов подсчитывается счетчиком 2 импульсов.

Импульсы с выхода генератора 1 импульсов поступают также на вход элемента И 7.

Генераторы 5 случайных импульсов ошибок генерируют в случайные моменты импульсы со случайной длительностью, которые через элемент ИЛИ 8 и элемент НЕ 6 поступают на вход элемента И 7, Если на выходе генераторов 5 появитсА случайный сигнал, то запрещается прохождение сигналов через элемент И 7. Если на выходах генераторов 5 случайные сигналы отсутствуют, что разрешается прохождение сигналов через элемент И 7.

Выход счетчика 2 импульсов соединен с входом дешифратора 9, При определенной временной наработке (код в счетчике 2 импульсов достиг значения Л,) на первом выходе дешифратора 9

0

5

0

5

0

5

0

5

0

5

появляется управляющий сигнал, который устанавливает первый триггер 4 р. состояние О, чем будет запрещено прохождение сигналов через первый элемент И 11. Так будет происходить до тех пор, пока код в первом счетчике 2 импульсов не достигнет значения Ау,. При этом на N-M выходе дешифратора 9 появляется управляющий сигнал, который устанавливает N-й триггер 4 в состояние О, чем будет запрещено прохождение сигналов через N-й элемент И 11. Таким образбм, суммарный поток ошибок ступенчато уменьшается во времени до минимального потока ошибок, определяемого первым генератором 5 случайного потока импульсов.

Формула изобретения Устройство для-моделирования про-/ цесса программирования задач на ЭВМ, содержащее генератор импульсов, счетчик импульсов, элемент И, элемент ИЛИ, группу элементов И, группу триггеров и дешифратор, входы которого соединены соответственно с разрядными выходами счетчика импульсов, счетный вход которого подключен к выходу генератора импульсов и первому входу элемента И, выходы элементов Р1 группы соединены соответственно с входами элемента ИЛИ, а первые входы элементов И подключены соответственно к прямым выходам триггеров группы, единичные входы которых и установочный вход счетчиков объединены и являются установочным входом устройства, отличающееся тем, что, с целью расширения функциональных возможностей за счет моделирования уменьшения числа ошибок при отладке программного обеспечения, оно дополнительно содержит элемент НЕ и группу генераторов случайных импульсов ошибок, причем выход элемента ИЛИ через элемент НЕ соединен с вторым входом элемента И, выход которого является выходом устройства, выходы дешифратора подключены соответственно к нулевым входам триггеров группы, выход первого генератора случайных импульсов ошибок группы подключен к входу элемента ШТИ, а вьтходы остальных генераторов случайных импульсов ошибок группы подключены соответственно к вторым входам элементор группы.

Похожие патенты SU1418741A1

название год авторы номер документа
УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ТЕХНОЛОГИИ ПРОГРАММИРОВАНИЯ 1990
  • Грибков В.А.
  • Алексеенко Г.А.
  • Калмыков Е.В.
  • Лесков К.В.
RU2041487C1
Устройство для моделирования ошибок программного обеспечения вычислительных систем 1986
  • Барулин Валерий Николаевич
  • Морозов Владимир Петрович
  • Климова Ольга Евгеньевна
  • Руденко Эмма Петровна
  • Щетинкин Константин Николаевич
SU1357973A1
Устройство для моделирования процесса программирования задач для решения на ЭВМ 1987
  • Морозов Владимир Петрович
  • Барулин Валерий Николаевич
  • Дымарский Яков Семенович
  • Климова Ольга Евгеньевна
  • Смирнов Олег Аркадьевич
SU1418742A1
Устройство для моделирования систем группового числового программного управления 1981
  • Потехин Игорь Петрович
SU1019468A1
Устройство для моделирования процесса контроля программного обеспечения 1989
  • Морозов Владимир Петрович
  • Барулин Валерий Николаевич
  • Дымарский Яков Семенович
SU1612312A1
МОДЕЛИРУЮЩИЙ КОАП 2013
  • Антимиров Владимир Михайлович
  • Журавлев Андрей Владимирович
  • Шашмурин Иван Владимирович
  • Петухов Василий Иванович
  • Смельчакова Галина Александровна
  • Литвиненко Станислав Петрович
RU2516703C1
Устройство для отладки программно-аппаратных блоков 1985
  • Гудзенко Ольга Юрьевна
  • Кельнер Леонид Меерович
  • Сигалов Валерий Иосифович
  • Юрасов Александр Алексеевич
SU1348839A1
Устройство для моделирования ошибок программного обеспечения вычислительных систем 1986
  • Барулин Валерий Николаевич
  • Морозов Владимир Петрович
  • Щетинкин Константин Николаевич
  • Руденко Эмма Петровна
SU1325499A1
Устройство для моделирования полосы частот с маркером 1981
  • Веретенцев Анатолий Федорович
SU970396A1
Устройство для отладки мультипрограммных систем 1989
  • Бек Александр Владимирович
  • Чернышов Михаил Анатольевич
  • Ткаченко Сергей Николаевич
  • Тимонькин Григорий Николаевич
  • Харченко Вячеслав Сергеевич
  • Моченков Андрей Владимирович
SU1735855A1

Иллюстрации к изобретению SU 1 418 741 A1

Реферат патента 1988 года Устройство для моделирования процесса программирования задач на ЭВМ

Формула изобретения SU 1 418 741 A1

SU 1 418 741 A1

Авторы

Морозов Владимир Петрович

Барулин Валерий Николаевич

Дымарский Яков Семенович

Климова Ольга Евгеньевна

Даты

1988-08-23Публикация

1987-02-16Подача