Устройство для управления двухфазным асинхронным электродвигателем Советский патент 1988 года по МПК H02P7/58 

ю to

оо

ел

Од

Изобретение относится к электротехнике и может быть использовано для фазового управления двухфазным асинхронным электродвигателем. Целью изобретения является уменьшение энергозатрат за счет улучшения гармонического состава выходного напряже- ния. За счет введения в устройство, содержащее задающий генератор 1, два усилителя мощности 2,3, коммутатор 17, делитель 5 частоты, счетчик-делитель 6, RS-триггер 9, управляемый f делитель частоты 16, двух дешифраторов 7, 8, четырех RS-триггеров 10, 11, 12, 13, двух управляемых счетчиков дапителей 14, 15 на обмотках возбуждения и управления электродвигателя 4 формируется напряжение питания, представляющее собой разномерные импульсы с паузой, равной 1Г/3. При этом в питающем напряжении исключаются гармоники, кратные трем, что приводит к увеличению коэффициента использо- вагшя электродвигателя по мощности, уменьшению энергозатрат. 2 ил. (Л

Фиг.1

Изобретение относится к электро- liexHHKe и может быть использовано для фазового управления двухфазным асин- з ронным электродвигателем.

Цель изобретения - уменьшение энергозатрат путем улучшения гармонического состава выходного напряжения. . На фиг. 1 показана структурная фхема устройства; на фиг. 2 - вре- 1| енные диаграммы, поясняющие его ра- оту.

I Устройство для управления двухфаз- toiM асинхронным электродвигателем содержит задающий генератор 1, первый И второй усилители 2 и 3 мощности, выходы которых предназначены для подключения соответственно к обмоткам возбуждения и управления двухфазного асинхронного электродвигателя 4, Дб- литель 5 частоты, счетчик-делитель |6, первый и второй дешифраторы 7 и 8, ПЯТЬ RS-триггеров 9-13, первьш и вто- управляемые счетчики-делители 14 и 15, управляемый делитель 16 частоты и коммутатор 17. Выход задающего генератора 1 соединен с входами делителя 5 частоты и управляемого делителя 16 частоты, выход которого соединен с S-входами первого и второго RS-триггеров 9 и 10. Прямой и инверсный выходы второго RS-триггера 10 соединены с управляющими входа м соответственно первого управляемого счетчика-делителя 14 и управляемого делителя 16 частоты, R-вход второго RS- триггера 10 соединен с S-входом третьего RS-триггера 11 и с первым выходом первого дешифратора 7, входы которого подключены к выходам счетчи- ка-делителя 6, вход которого объединен со счетными входами обоих управляемых счетчиков-делителей 14 и 15 и подключен к выходу делителя 5 частоты. Выходы первого управляемого счетчика-делителя 14 соединены.с входами второго дешифратора 8, первый и второй выходы которого соединены соответственно с R-входом первого RS-триггера 9 и с S-входом пятого RS-триггера 13, выход которого соединен с вторым входом коммутатора 17 и с управляющим входом второго управляемого счетчика-делителя 15, выход которого соединен с R-входом пятого RS-триггера 13. Выход первого RS-тригтера 9 соединен с первым входом коммутатора 17, выходы которого соединены с входами второго усилителя 3 мощности.

Q

j 0 Q д j

5

Первый вход первого усилителя 2 мощности соединен с выходом третьего RS-триггера 11, R-вход которого подключен к второму выходу первого дешифратора 7, третий и четвертый выходы которого соединены соответственно с S-входом и R-входом четвертого RS- триггера 12, выход которого соединен с вторым входом первого усилителя 2 мощности,

Устро йство работает следующим образом.

В исходном состоянии первый, второй, четвертый и пятый RS-триггеры 9, 10, 12 и 13, а также счетчик-делитель 6 находятся в нулевом состоянии, при этом на управлянзщем входе управляемого делителя 16 частоты присутствует сигнал логической 1, разрешающий его работу. Третий RS-триггер 11 находится в состоянии 1. Задающий генератор 1 вырабатьшает импульсы, частота которых равна (фиг. 2,а)

З.г

где К - коэффициент пропорциональ- ности

fдв - рабочая частота асинхронного двигателя 4.

Значения К выбираются из дискретности регулирования сдвига фазы на- , пряжения в обмотке управления относительно напряжения в обмотке возбуждения.

Импульсы частоты f з,г поступают . на вход управляемого делителя 16 частоты и на вход делителя 5 частоты, коэффи1щент деления которого выбирается из следующего соотношения:

f 1.г f 3.-L

А.ч

12-f

ЛБ

где f,u частота следования импульсов на выходе делителя 5 частоты.

На .выходе депитепя 5 частоты получается последовательность импульсов частоты 12 (фиг. 2,б), которая поступает на вход счетчика-делителя 6 и на счетные входы первого и второго управляемых счетчиков-делителей 14 и 15. Счетчик-делитель 6 постоянно работает в режиме циклического счета, а его состояние опрашивается первым дешифратором 7. При этом на его выходах последоватйльио появляется сигнал логического О (фиг. 2 в-е). Первый и второй выходы первого дешифратора 7 соединены с входами третьего RS-триггера 11, а третий и четвертый выходы - соответственно с входами четвертого RS-триггера 12, С приходом сигнала югическо- го О с соответствующего выхода первого дешифратора 7 на S-вход любого из RS-триггеров 12, 11 они устанавливаются в состояние 1 (фиг. 2 ж, з). В противоположное состояние третий и четвертый RS-TpHrrepbi 11 и 12 устанавливаются подачей импульсов на их R-входы. Сигналы логической 1 (фиг. 2 ж,з) с прямых выходов третьего и четвертого RS-триггеров 11 и 12 соответственно поступают на первый и второй входы первого усилителя 2 мощности. Первый усилитель 2 мощности осуществляет формирование разнополярных импульсов, усиленных по мощности, для питания обмотки возбуждения (фиг. 2 п) двухфазного асинхронного электродвигателя 4.

Регулирование скорости и момента электродвигателя 4 при фазовом метод управления осуществляется изменением фазового сдвига последовательности разнополярных импульсов, запитываю- щих обмотку управления относительно аналогичной последовательности в обмотке возбуждения. Для этого на задающие входы управляемого делителя 16 частоты поступает сигнал 19 управления, число разрядов которого равно числу разрядов управляемого делителя 16 частоты и определяется требуемой дискретностью изменения сдвига фазы напряжения управления относительно напряжения возбуждения. Так как максимальная величина сдвига фаз достигает (при максимальной скорости асинхронного электродвигателя) 90°, 45 второму управляемому счетчику- емкость управляемого делителя 16 час- делителю 15, коэффициент деления кото- тоты должна быть равна числу импуль-рого равен 4. Импульс переполнения

(фиг. 2 о), возникающий на выходе управляемого счетчика-делителя 15,

сов частоты f.j г укладываемых в одной четверти периода напряжения пи- таницей сети. Переполнение управляемо- 50 после прихода четвертого по счету . го делителя 16 частоты наступает (ввходного импульса, воздействуя по Rзависимости от значения сигнала 19входу пятого RS-триггера 13, возврауправления) с приходом на его счетный вход любого импульса, поступившего за время первой четверти периода на- 55 прямого выхода пятого RS-тригщает его .в исходное нулевое состояние (фиг. 2 н). Сигнал логического

пряжения возбуждения. Этот импульс и определяет величину фазового сдвига напряжения управления относительно напряжения возбуждения.

Рассмотрим случай, когда переполнение уцравляемого делителя 16 частоты происходит последним импульсом, пришедшим в момент окончания первой четверти напряжения в обмотке возбуждения, т.е. фазовый сдвиг составляет 90 .

Импульс переполнения (фиг. 2 и)

с выхода управляемого делителя 16,

частоты, воздействуя по S-входам второго и первого RS-триггеров 10 и 9 устанавливает их в состояение 1. Второй RS-триггер 10 сигнапом логи5 ческой 1 с прямого выхода разрешает работу первого управляемого счетчика-делителя 14 и сигналом логического О с инверсного выхода запрещает- работу управляемого делителя 16

0 частоты.

Управляемый счетчик-делитель 14 имеет постоянный- коэффициент деления (равный 7) для последовательности входных и пульсов (д.1(), а его сос5 тояние опрашивается вторым дешифратором

0 логического О (фиг. 2 к), который возвращает по R-входу первый RS-триггер 9 в состояние О (фиг, 2 м). Приходящий на вход управляемого счетчика- делителя -14 шестой импульс вызывает

g появление сигнала логического О (фиг. 2 л) на втором выходе второго дешифратора 8,-который устанавливает в состояние 1 пятый RS-триггер 13 (фиг. 2 н). Очередной входной импульс

0 возвращает управляемый счетчик-делитель 14 в исходное состояние. С установкой пятого RS-триггера 13 в состояние 1, сигнал логической 1 с его прямого выхода разрешает ра(фиг. 2 о), возникающий на выходе управляемого счетчика-делителя 15,

после прихода четвертого по счету . входного импульса, воздействуя по R

прямого выхода пятого RS-тригщает его .в исходное нулевое состояние (фиг. 2 н). Сигнал логического

гера 13 вновь запрещает работу второго управляемого счетчика-делителя 15. Таким образом, цикл формирования управляющих импульсов на выходах первого и пятого RS-триггеров 9 и 13 заканчивается. Напученные сигналы единичного уровня с прямых выходов первого и пятого RS-триггеров 9 и 13 управляют через коммутатор 17 режи- М0М переключения второго усилитеття 3|мощности. Сформированные разнопо- лирные импульсы требуемой мощности сiвыхода второго усилителя 3 мощнос- т (фиг, 2 р) непосредственно эапиты обмотку управления двухфазного асинхронного электродвигателя 4.

Очередной цикл формирования фаз- ньк напряжений начинается после то- г6, как счетчик-делитель 6 возвращается в состояние О и сигнал логического О с первого выхода первого дешифратора 7 (фиг. 2 в) устанавливает третий и второй RS-триггеры 111 и 10 в исходные состояния соответ с|гвенно 1 и О.

: Если изменить значения кода сигнула 19 управления, то переполнение управляемого делителя 16 частоты наступает раньше (т.е. фазовый сдвиг мёньгае), а работа устройства в дальнейшем сводится к повторению рассмотренного случая.

Для обеспечения реверсирования электродвигателя 4 необходимо с помощью коммутатора 17 под действием сигнала 18 управления изменить очередность следования управляющих импульсов (фиг. 2 м, и) на входы второго усилителя 3 мощности при этом фаза напряжения в обмотке управления скачком изменяется на 180° по отношению к напряжению возбуждения.

Таким образом, в предлагаемом устройстве.для питания электродвигателя используется неполное прямоуголное напряжение, имеющее паузу между импульсами, равную Г/З, которое не «одержит гармоник, кратных трем.

Питание электродвигателя напряже- 1шем данной формы приводит к увеличению коэффициента использования электродвигателя по мощности и уменьшению энергозатрат.

Формула изобретени Устройство для управления двухфазным асинхронным электродвигателем,со- выход которого соединен с вторьм вхо- держащее задакщий генератор, счетчик- дом коммутатора и с управляющим вхо- делитель, первый и второй усилители . дом второго упраапяемого счетчика- мощности, выходы которьтх предназначены для подключения соответственно к

делителя дешифратора, выход которого подключен к S-нходу пятого RS-триггер

обмоткам возбуждения и управления двухфазного асинхронного электродвигателя, де-питель частоты, вход кото- рого соединен с выходом задающего ге- .нератора, управляемьпЧ делитель частоты, задаюп ле входы которого предназначены для подачи управляющего сигнала, первьй RS-триггер, S-вход

которого соединен с выходом управляемого делителя частоты, а выход подключен к первому входу коммутатора, выходы которого соединены с входами второго усилителя мощности, а управляющий вход предназначен для подачи сигнала управления, отличаю- щ е е с я тем, что, с целью уменьшения энергозатрат путем улучшения гармонического состава выходного напряжения, введены второй, третий, . четвертый и пятый RS-триггеры, два дешифратора, два-управляемых счетчика- делителя, выход задающего генератора соединен с входом управляемого делителя частоты, управляющий вход которого соединен с инверсным выходом второго RS-триггера, S-вход которого соединен с выходом управляемого делителя частоты, R-вход второго RS-триггера соединен с S-входом третьего RS-триггера и первым выходом первого дешифратора, входы которого соединены с выходами счетчика-делителя, счетный вход которого объединен со

счетными входами первого и второго

управляемых счетчиков-делителей и подключен к выходу делителя частоты, прямой выход второго RS-триггера соединен с управляющим входом первого

управляемого счетчика-делителя, выходы которого подключены к входам второго дешифратора, первый выход которого подключен к R-входу первого RS-триггера, второй выход первого

дешифратора соединен с R--BXOAOM третьего RS-триггера, выход которого подключен к первому входу первого уси- литепя мощности,- второй вход которого соединен с выходом четвертого RSтриггера, S- и R-входы которого соединены соответственно с третый мн и четвертыми выходами первого дешифратора, второй выход второго дешифратора соединен с S-входом пятого RS-триггера,

выход которого соединен с вторьм вхо- дом коммутатора и с управляющим вхо- дом второго упраапяемого счетчика-

делителя дешифратора, выход которого подключен к S-нходу пятого RS-триггера.